DE102021100771A1

DE102021100771A1 - Mischsignal-Schaltungsanordnung und Verfahren zur effizienten Pulsformung digitaler Signale

Info

Publication number: DE102021100771A1
Application number: DE102021100771.2A
Authority: DE
Inventors: Daniel Widmann; Raphael Nägele; Markus Grözing; Manfred Berroth
Original assignee: Universitaet Stuttgart
Current assignee: Universitaet Stuttgart
Priority date: 2021-01-15
Filing date: 2021-01-15
Publication date: 2022-07-21

Abstract

Eine Schaltungsanordnung zur Pulsformung digitaler Signale weist einen Digital-Analog-Umsetzer, der eine Anzahl m an parallelen Eingangskanälen und Quantisierungsstufen aufweist, und eine digitale Vorverarbeitungseinheit auf. In der digitalen Vorverarbeitungseinheit wird aus eingehenden digitalen Signalen bei einer gegebenen Abtastfrequenz entsprechend der zu erzeugenden Pulsform und der Quantisierungsstufen des Digital-Analog-Umsetzers eine Folge binärer Eingangswerte für die Eingangskanäle gebildet. Die Schaltungsanordnung zeichnet sich dadurch aus, dass der Digital-Analog-Umsetzer ungleichmäßige, an die Pulsform angepasste Quantisierungsstufen aufweist. Damit lässt sich die gewünschte Pulsform mit einer geringeren Anzahl an Eingangskanälen bzw. Basiswerten annähern, so dass ein geringerer Hardware-Aufwand, eine geringere Stromaufnahme sowie eine geringere Chip-Fläche resultieren.

Description

Technisches Anwendungsgebiet
Die vorliegende Erfindung betrifft eine Mischsignal-Schaltungsanordnung zur Pulsformung digitaler Signale mit einem Digital-Analog-Umsetzer (DAU), der eine Anzahl an parallelen Eingangskanälen und mehrere Quantisierungsstufen aufweist, und einer digitalen Vorverarbeitungseinheit, in der aus eingehenden digitalen Signalen bei einer gegebenen Abtastfrequenz entsprechend der zu erzeugenden Pulsform und den Quantisierungsstufen des Digital-Analog-Umsetzers binäre Eingangswerte für die Eingangskanäle gebildet werden. Die Erfindung betrifft auch ein Verfahren zur entsprechenden Pulsformung digitaler Signale.
Pulsformung für die Datenübertragung über bandbreitenbegrenzte Kanäle ist bei vielen Anwendungen zur Kontrolle der Intersymbol-Interferenz oder zur Einhaltung der spektralen Spezifikationen durch Reduzierung der belegten Bandbreite erforderlich. Neben allgemeinen Datenübertragungsanwendungen betrifft dies auch Sensoranwendungen wie beispielsweise Radarsysteme für Anwendungen im Automobilbereich. Durch die jeweiligen anwendungsspezifischen Anforderungen ergeben sich unterschiedliche Begrenzungen der verfügbaren Signalbandbreite, so dass die Pulsformung einen wichtigen Aspekt für derartige Systeme darstellt.
Stand der Technik
Klassischerweise kann das Problem der begrenzten Bandbreite durch Pulsformung digitaler Signale in Kombination mit einem konventionellen, binären DAU oder auch durch ein analoges Filter mit einem sehr steilen Frequenzgang um die gewünschte Grenzfrequenz gelöst werden. Die letztgenannte Lösung ist auf einem Chip sehr schwer zu implementieren und benötigt im Falle einer Implementierung viel Fläche. Abgesehen davon ist die Verwendung eines externen Analogfilters außerhalb des Chips teuer und widerspricht dem Vorteil einer vollintegrierten Schaltung von Schaltungen für Signale in der Basisband- sowie der Bandpasslage (Mischer, Verstärker etc.). Andererseits kann die Pulsformung mit einem typischen binären DAU je nach Spezifikation einen komplexen hochauflösenden DAU erfordern, der die Stromaufnahme deutlich erhöht. Zusätzlich könnte eine komplexe digitale Signalverarbeitungsschaltung (DSP) erforderlich sein, die die Stromaufnahme noch weiter erhöht.
In 1 ist schematisch eine konventionelle Lösung mit einem hochauflösenden DAU dargestellt. Klassischerweise verwendet der DAU eine Gewichtung der Eingangsbits gemäß der Wertigkeit im Binärsystem (Dualsystem), also eine binäre Gewichtung mit gleichmäßigen Quantisierungsstufen. Nach einer Abtastratenerhöhung (Upsampling) wird der erzeugte Wert in ein digitales Signal mit N Bits und k Kanälen umgewandelt, das die Eingangsdaten für den DAU bildet. Die Anzahl der Kanäle k ist durch die DAU-Auflösung N gegeben, die ausreichend hoch sein muss, z.B. N = 6 Bit. Je nach Architektur kann die Anzahl k der Kanäle zwischen N bei rein binärer Architektur (z.B. mittels eines R-2R-Netzwerks) und 2^N-1 bei rein unärer Architektur für höhere Genauigkeit liegen. Dies verdeutlicht den enormen Hardware-Aufwand und die damit einhergehende Stromaufnahme bei einer derartigen Pulsformung. Schließlich definieren N und k auch die Komplexität der Logik bzw. der Lookup-Tabelle (LUT), die für die Bildung der Eingangsdaten für den DAU eingesetzt wird, sowie den Hardwareaufwand der Ansteuerung. Der DAU liefert dann das entsprechende analoge Ausgangssignal, das der gewünschten Pulsform angenähert ist.
Die Aufgabe der vorliegenden Erfindung besteht darin, eine Schaltungsanordnung sowie ein Verfahren zur Pulsformung digitaler Signale anzugeben, die sich für die Datenübertragung von Signalen im Hochfrequenzbereich eignen und sich mit sehr geringem Hardware-Aufwand bei gleichzeitig kleiner Chipfläche und geringer Stromaufnahme realisieren lassen.
Darstellung der Erfindung
Die Aufgabe wird mit der Schaltungsanordnung und dem Verfahren gemäß den Patentansprüchen 1 und 11 gelöst. Vorteilhafte Ausgestaltungen der Schaltungsanordnung sowie des Verfahrens sind Gegenstand der abhängigen Patentansprüche oder lassen sich der nachfolgenden Beschreibung sowie den Ausführungsbeispielen entnehmen.
Die vorgeschlagene Schaltungsanordnung weist in bekannter Weise einen Digital-Analog-Umsetzer mit einer Anzahl m an parallelen Eingangskanälen und entsprechenden Quantisierungsstufen und eine digitale Vorverarbeitungseinheit auf. In der digitalen Vorverarbeitungseinheit wird aus eingehenden digitalen Signalen bei einer gegebenen Abtastfrequenz entsprechend der zu erzeugenden Pulsform und der Quantisierungsstufen des Digital-Analog-Umsetzers eine Folge binärer Eingangswerte für die m Eingangskanäle des Digital-Analog-Umsetzers gebildet. Die Schaltungsanordnung zeichnet sich dadurch aus, dass der Digital-Analog-Umsetzer ungleichmäßige Quantisierungsstufen aufweist, die aus Basiswerten einer nicht-binär gewichteten Quantisierungsbasis erzeugt werden und an die zu erzeugende Pulsform angepasst sind, die Digital-Analog-Umsetzung also mit angepasster Quantisierungsbasis erfolgt. Bei dem vorgeschlagenen Verfahren wird entsprechend ein Digital-Analog-Umsetzer eingesetzt, der eine Anzahl m<k an parallelen Eingangskanälen und ungleichmäßige, angepasste Quantisierungsstufen aufweist. Die Quantisierungsstufen werden dabei so gewählt, dass eine zu erzeugende Pulsform bei einer gegebenen Abtastfrequenz mit einer möglichst geringen Anzahl an parallelen Eingangskanälen und einer möglichst kleinen zugehörigen Quantisierungsbasis angenähert werden kann. Der Digital-Analog-Umsetzer wird dann entsprechend zur Erzeugung der Signale mit der gewünschten Pulsform angesteuert.
Das Grundkonzept der vorliegenden Erfindung besteht somit darin, die gewünschte Pulsform durch geeignete Überlagerungen angepasster Basiswerte, die die Quantisierungsstufen erzeugen, zusammenzusetzen. Die Menge aller Basiswerte bildet die Quantisierungsbasis, welche bei der vorgeschlagenen Schaltungsanordnung und dem vorgeschlagenen Verfahren nicht-binär gewichtet ist. Durch geeignete Wahl dieser Basiswerte bzw. Quantisierungsstufen für die jeweils zu erzeugende Pulsform, beispielsweise unter Ausnutzung von Symmetrien dieser Pulsform, kann die Anzahl an Eingangskanälen und Basiswerten gegenüber einem binären Digital-Analog-Umsetzer mit gleichmäßigen Quantisierungsstufen und binär gewichteter Quantisierungsbasis reduziert werden. Damit sinken der Hardware-Aufwand, die Stromaufnahme und die für die Implementierung benötigte Chipfläche entsprechend. Auch die Komplexität der Lookup-Tabelle oder einer entsprechenden Logik für die Bildung der Eingangswerte des Digital-Analog-Umsetzers sowie das erforderliche Taktnetzwerk und die Ansteuerung werden dadurch reduziert. Die vorgeschlagene Schaltungsanordnung ist uneingeschränkt kompatibel mit der vorwiegend eingesetzten CMOS-Technologie und lässt sich mittels einfacher Schaltungselemente, wie z.B. Inverter, Flip-Flops, Transfer-Gatter und Basis-Logik-Gatter realisieren. Die Schaltungsanordnung kann jederzeit an unterschiedliche Pulsformen angepasst und durch eine anwendungsspezifische On-Chip-Datenquelle ergänzt werden. Dabei ist das Funktionsprinzip nicht nur auf zweistufige (binäre) Eingangssignale beschränkt, sondern kann auch allgemein auf mehrstufige, pulsamplitudenmodulierte Signale angewendet werden.
Die Quantisierungsstufen und die Basiswerte des Digital-Analog-Umsetzers werden vorzugsweise so gewählt, dass der Umsetzer eine Anzahl m an parallelen Eingangskanälen und eine geeignete Anzahl an Basiswerten aufweist, die geringer sind als bei einem binären Digital-Analog-Umsetzer mit gleichmäßigen Quantisierungsstufen, bei wenigstens gleicher Annäherung an die zu erzeugende Pulsform. Die Schaltungsanordnung wird jeweils direkt für eine oder mehrere spezielle Pulsformen ausgebildet bzw. dimensioniert.
Die digitale Vorverarbeitungseinheit dient der Umwandlung der eingehenden digitalen Signale in eine Folge entsprechender Code-Worte als Eingangsdaten des Digital-Analog-Umsetzers, die eine der Anzahl der Eingangskanäle des Digital-Analog-Umsetzers entsprechende Anzahl an Stellen bzw. Bits aufweisen. Bei dieser Umwandlung müssen die gewünschte Pulsform und die Größe und Anzahl der Quantisierungsstufen bzw. Basiswerte des Digital-Analog-Umsetzers berücksichtigt werden. Die Umwandlung kann beispielsweise auf Basis einer einfachen Tabelle erfolgen. Vorzugsweise wird jedoch eine geeignete Logikschaltung eingesetzt, die diese Umwandlung vornimmt. Da die digitalen Signale in der Regel für die Pulsformung eine zu geringe Anzahl an Abtastwerten aufweisen, erfolgt vor der Zuführung zu der digitalen Vorverarbeitungseinheit noch ein Upsampling, um eine entsprechend höhere Anzahl an Abtastwerten pro Puls zu erhalten. Die Upsampling-Einheit kann auch Teil der digitalen Vorverarbeitungseinheit sein.
Der Digital-Analog-Umsetzer kann bei der vorgeschlagenen Schaltungsanordnung sowohl auf Basis von Stromquellen als auch auf Basis von Spannungsquellen arbeiten, die die jeweiligen Quantisierungsstufen bilden und durch Transistorschaltungen realisiert sind. Die Basiswerte werden schaltungstechnisch mittels Quelleneinheiten abgebildet und die Quantisierungsstufen durch geeignetes Zusammenschalten der Quelleneinheiten realisiert. Bei Nutzung von Spannungsquellen besteht eine Quelleneinheit aus einer Spannungsquelle, realisiert durch eine geeignete Transistorschaltung, und einem Serienwiderstand und trägt je nach Dimensionierung zu einer unterschiedlichen Gewichtung am Ausgang bei. Die unterschiedlichen Quantisierungsstufen werden entsprechend den jeweiligen Basiswerten durch Quelleneinheiten aus unterschiedlichen Widerständen und Spannungsquellen oder Kombinationen von Quelleneinheiten festgelegt. In einer vorteilhaften Ausgestaltung sind alle Quelleneinheiten gleich, wobei die unterschiedlichen Basiswerte dann durch eine unterschiedliche Anzahl dieser Einheiten in einer oder mehreren Parallelschaltungen festgelegt werden. Eine konkrete schaltungstechnische Ausgestaltung auf Basis von Spannungsquellen ist beispielsweise durch CMOS-Inverter in Kombination mit einem Serienwiderstand an dessen Ausgang gegeben. Hierbei realisiert der CMOS-Inverter (leitender MOSFET tief im linearen Bereich) die Spannungsquelle. Durch Variation der Widerstandswerte kann eine unterschiedliche Gewichtung realisiert werden. Eine Anpassung der Transistorweiten kann damit einhergehende Unterschiede in der Belastung der Inverter ausgleichen. Des Weiteren kann der inhärente Innenwiderstand des Inverters im Serienwiderstand berücksichtigt und somit kompensiert werden. Stromquellen zur Realisierung der Basiswerte können mit MOSFETs im Sättigungsbereich umgesetzt werden. Sowohl die Stromquellen als auch die Spannungsquellen können als gesteuerte Strom- oder Spannungsquellen ausgebildet sein, so dass zwar die Anzahl der Quantisierungsstufen festliegt (oder auch variabel ausgestaltet wird), die Größen der Basiswerte jedoch je nach zu erzeugender Pulsform durch geeignete Ansteuerung angepasst werden können.
Die vorgeschlagene Schaltungsanordnung lässt sich sowohl im Bereich der Datenkommunikation als auch in Sensorikanwendungen wie Radarsystemen mit pseudozufälligen Rauschsignalen einsetzen, wie sie bei Fahrer-Assistenz-Systemen und beim autonomen Fahren eingesetzt werden könnten. Dies ist selbstverständlich keine abschließende Aufzählung der möglichen Anwendungen.
Figurenliste
Die vorgeschlagene Schaltungsanordnung und das vorgeschlagene Verfahren werden nachfolgend anhand von Ausführungsbeispielen in Verbindung mit den Zeichnungen nochmals näher erläutert. Hierbei zeigen:

1 eine schematische Darstellung der konventionellen Vorgehensweise der Pulsformung mit binär gewichteter Quantisierungsbasis;
2 eine schematische Darstellung der Vorgehensweise bei der Pulsformung mit angepasster Quantisierungsbasis gemäß der vorliegenden Erfindung;
3 eine Veranschaulichung der Pulsformung bei 9 Abtastwerten und unterschiedlichen Basisströmen als Quantisierungsbasis;
4 eine schematische Darstellung der Pulsformung auf Basis eines binären Eingangssignals mit 5 unterschiedlichen Ausgangswerten zur Approximation eines Raised-Cosine-Pulses;
5 ein beispielhaftes vereinfachtes Blockschaltbild der vorgeschlagenen Schaltungsanordnung für binäre Eingangsdaten, das die Funktion der digitalen Vorverarbeitungseinheit zeigt;
6 ein Beispiel für den schematischen Aufbau des Digital-Analog-Umsetzers der vorgeschlagenen Schaltungsanordnung; und
7 den Aufbau aus 6 mit gleichen Widerständen und einer detaillierteren Darstellung der Spannungsquelleneinheiten.

Wege zur Ausführung der Erfindung
Die typische Vorgehensweise bei der Pulsformung digitaler Signale gemäß dem Stand der Technik unter Nutzung von binären Digital-Analog-Umsetzern mit binär gewichteter Quantisierungsbasis wurde bereits in Verbindung mit 1 erläutert. Das hier vorgeschlagene Konzept zur Pulsformung auf Basis einer digitalen Datenquelle wird im Folgenden zunächst anhand 2 dargestellt. Die vorgeschlagene Schaltungsanordnung und das vorgeschlagene Verfahren nutzen für die Pulsformung eine Logik in Kombination mit einem speziellen Digital-Analog-Umsetzer zur Annäherung, der eine an die Pulsform angepasste und nicht-binäre Gewichtung bzw. Quantisierungsbasis bereitstellt. Die Abtastpunkte des zu erzeugenden Pulses werden dabei durch geeignete Überlagerung der angepassten Basiswerte zusammengesetzt.
2a zeigt das allgemeine Prinzip der Pulsformung, das mit Ausnahme der Ausgestaltung der Filterlogik bzw. Lookup-Tabelle (LUT) und des Digital-Analog-Umsetzers (DAU) dem System aus 1 entspricht. Das eingehende digitale Signal wird nach dem Upsampling der Logik bzw. LUT zugeführt, die das Signal für die m Eingangskanäle des speziellen DAUs wandelt, deren Anzahl geringer ist als beim binären DAU der 1. Das Kernelement der vorgeschlagenen Schaltungsanordnung sowie des zugehörigen Verfahrens stellt der spezielle DAU dar. 2b zeigt ein Beispiel für diesen DAU im Detail ohne Berücksichtigung der Architektur und der damit einhergehenden erforderlichen Anzahl an Kanälen. Anwendungsspezifisch ausgelegte Basisstromquellen I₀ ... I_N-1 werden über den Widerstand Raus in Abhängigkeit der Schalterstellung der dargestellten Schalter zu einer analogen Ausgangsspannung Uaus kombiniert. Die Schaltlogik, die durch die N Bits b₀ bis b_N-1 abgebildet ist, steuert die Höhe der Ausgangsspannung über dem Lastwiderstand. Diese Bits stellen den Ausgang der Filterlogik bzw. LUT dar. Daher ist es möglich, die Schaltungsanordnung bzw. das Verfahren an jede beliebige Pulsform anzupassen. Die Anzahl m der Eingangskanäle, welche durch die gewählte Architektur gegeben ist, und die Höhe der Quantisierungsstufen bzw. Basiswerte werden dabei vorzugsweise so gewählt, dass eine möglichst geringe Anzahl an erforderlichen Basisstromquellen für die Annäherung an die gewünschte Pulsform mit einer vorgegebenen Genauigkeit erreicht wird.
Als Beispiel wird in 3 eine symmetrische Pulsform betrachtet. Für die Pulsformung wird die Funktion an den Abtastpunkten 0, T_S, 2T_S ... 8T_S abgetastet. Die entsprechenden Ströme aus 2b, die zum Erreichen des jeweiligen Ausgangsspannungsabfalls über dem Ausgangswiderstand erforderlich sind, sind angegeben. Die Figur zeigt hierzu drei unterschiedliche Konstellationen. Bei der ersten Konstellation ist für jeden Abtastpunkt eine eigene Stromquelle vorgesehen (I₀, I₁, I₂ und I₃). Alternativ kann eine Überlagerung in Betracht gezogen werden, die zu Einzelquellen mit teilweise niedrigerem Strom führt (Î₀, Î₁, Î₂ und Î₃). Die effizienteste Struktur wird im vorliegenden Beispiel erreicht, wenn die Überlagerungen durch eine noch kleinere Quantisierungsbasis von Stromquellen erzeugt werden können, d.h. wenn dieselben Stromquellen für mehrere Abtastpunkte verwendet werden können. Im Beispiel der 3 ist die dargestellte Überlagerung die effizienteste, die nur die drei Basisstromquellen Ĩ₀, Ĩ₁ und Ĩ₂ benötigt. Hier könnte dann ein DAU mit lediglich drei Quelleneinheiten bzw. Eingangskanälen eingesetzt werden. Die Effizienz der vorliegenden Erfindung hängt von der Pulsform selbst und von der gewünschten Präzision der Abtastpunkte ab.
Die vorgeschlagene Schaltungsanordnung und das vorgeschlagene Verfahren können auch Digital-Analog-Umsetzer einsetzen, die nicht auf Basis von Stromquellen-, sondern auf Basis von Spannungsquelleneinheiten arbeiten. Dies ist in einem späteren Beispiel noch dargestellt. Auch eine Kombination von Strom- und Spannungsquelleneinheiten ist prinzipiell möglich.
Bei der vorgeschlagenen Schaltungsanordnung und dem vorgeschlagenen Verfahren wird ein spezieller DAU mit an die Pulsform angepasster Gewichtung bzw. angepassten Quantisierungsstufen eingesetzt, der anstelle der üblichen binären Gewichtung mit gleichmäßigen Quantisierungsschritten zu unterschiedlichen Quantisierungsschritten führt, wie dies auch anhand der 3 kurz dargestellt wurde. Die Digital-Analog-Umsetzung erfolgt daher mit einer anwendungsspezifischen Quantisierungsbasis, die an die gewünschte Pulsform angepasst wird. Der minimale Satz an Basiswerten des DAUs, die jeweils durch eine Quelleneinheit erzeugt werden, muss so gewählt werden, dass durch Überlagerung dieser Basiswerte jeder Abtastpunkt mit einer vorgegebenen Genauigkeit angefahren werden kann. Dadurch wird die Schaltung klein und die Stromaufnahme niedrig gehalten. Im Allgemeinen kann jeder beliebige Basiswert durch kontrollierte Strom- oder Spannungsquelleneinheiten erzeugt werden. Eine präzise Kalibrierung kann entweder durch Regelkreise oder durch externe Abstimmung, beispielsweise durch Variation der Body-Spannungen der CMOS-Transistoren, erfolgen.
Im Folgenden werden die vorgeschlagene Schaltungsanordnung und das zugehörige Verfahren anhand der Implementierung eines Raised-Cosine-Filters beispielhaft erläutert. Im vergangenen Jahrzehnt entwickelten sich SiGe-Bipolarprozesse zu einer wertvollen Technologie für Hochfrequenz-Frontends. Der anhaltende Fortschritt in der CMOS-Technologie ebnet den Weg für eine weitere Technologieentwicklung hin zu reinen CMOS-Schaltungen für Millimeterwellen-Anwendungen, auch wenn SiGe-Bipolartransistoren immer noch CMOS-Transistoren bei sehr hohen Frequenzen überlegen sind. Folglich können sowohl Basisbandschaltungen einschließlich DSP als auch Schaltungen im hochfrequenten Bandpassbereich wie Mischer auf einem einzigen CMOS-Chip implementiert werden. Anwendungen finden sich in Ultrabreitband(UWB)-Pseudozufallsrauschen(PRN)- Sendersystemen in CMOS-Technologie. Als Beispiel für eine CMOS-Pulsformungs-Basisbandschaltung wird nachfolgend eine voll differentielle Implementierung eines Raised-Cosine-Filters unter Nutzung der vorliegenden Erfindung beschrieben. Sie kann beispielsweise in einer 22nm FD-SOI-CMOS-Technologie (Fully-Depleted Silicon-on-Insulator) für Radaranwendungen realisiert werden.
Zur Pulsformung für die Datenübertragung für bandbreitenbegrenzte Kanäle wird hier eine Approximation des Raised-Cosine-Filters, einer speziellen Variante eines Nyquist-Filters mit dem folgenden Frequenzgang, durchgeführt. $X (ƒ) = {\begin{matrix} T_{B} \\ \frac{T_{B}}{2} {1 + c o s [\frac{π T_{B}}{β} (| ƒ | - \frac{1 - β}{2 T_{B}})]} \\ 0 \end{matrix} \begin{matrix} 0 \leq | ƒ | \leq \frac{1 - β}{2 T_{B}} \\ \frac{1 - β}{2 T_{B}} \leq | ƒ | \leq \frac{1 + β}{2 T_{B}} \\ | ƒ | > \frac{1 + β}{2 T_{B}} \end{matrix}$
T_B stellt hierbei die Bit-Periode und β den sogenannten Roll-Off-Faktor mit 0 ≤ β ≤ 1 dar. Der entsprechende Puls zu diesem Spektrum im Zeitbereich ist durch folgende Gleichung gegeben: $x (t) = \frac{s i n (π t / T_{B})}{π t / T_{B}} \frac{c o s (π β t / T_{B})}{1 - 4 β^{2} t^{2} / T_{B}^{2}}$
Die Näherung in diesem Vorschlag geht von einem Roll-Off-Faktor von β = 1 aus und vernachlässigt die Bestandteile für |t| > T_B aufgrund des 1/t³-Abfalls. Weiterhin liefert die gewählte Architektur angenäherte Werte für die theoretische Puls-Funktion, um die Bedingung eines kleinen Basissets an Quellen zu erfüllen. Die folgende Tabelle 1 vergleicht die theoretischen Werte für eine ideale Puls-Funktion x_ideal(t) (β = 1) im Intervall -T_B ≤ t ≤ 0 mit den angenäherten Werten x_approx(t), die das System für einen 0 → 1 Übergang bei t = -T_B/2 liefert. Tabelle 1:

Zeit t X _ideal (t) X _approx (t)

-T_B 0 0

-3T_B/4 8/(15π) ≈ 0,170 1/6 ≈ 0,167

-T_B/2 1/2 1/2

-T_B/4 8/(3π) ≈ 0,849 5/6 ≈ 0,833

0 1 1
4 stellt diese Pulsformung für einen normierten 0 → 1 → 0 Übergang mit einer idealen Haltezeit von T_B/4 dar. In der Figur sind das binäre Eingangssignal (0 → 1 → 0 Übergang), das mit Hilfe der Quantisierungsstufen angenäherte Signal (5 Werte) sowie das ideale, gewünschte Signal dargestellt. Wird bei einer Bitrate von 4 Gbit/s ein Upsampling-Faktor von 4 verwendet, d.h. aus einem Eingangssignal von 4 Gbit/s wird eine Symbolrate von 16 GS/s (T_S = T_B/4) erzeugt, so kann eine Nebenkeulen-Unterdrückung von mehr als 20 dB im Spektrum eines PRBS-9-Signals (Sequenzlänge 2^9-1) erreicht werden. Verbleibende spektrale Anteile bei höheren Frequenzen als die der unterdrückten Nebenkeulen nahe 4 GHz können dann durch ein sehr einfaches, integriertes Filter unterdrückt werden. Die vorgeschlagene Schaltungsanordnung und das zugehörige Verfahren sind selbstverständlich nicht auf eine Raised-Cosine-Funktion beschränkt. Auch andere Filterfunktionen bzw. Pulsformen können angenähert werden, beispielsweise die eines Root-Raised-Cosine-Filters.

5 zeigt eine Ausgestaltung der digitalen Vorverarbeitungseinheit der vorgeschlagenen Schaltungsanordnung in einem vereinfachten Blockschaltbild des gesamten Systems. Der größte Teil der benötigten Treiber ist aus Gründen der Übersichtlichkeit in diesem Blockschaltbild nicht dargestellt. Die externen binären Eingangsdaten werden abgetastet und in ein unidirektionales Schieberegister aus mehreren Flip-Flops (FF) eingespeist. Ein Phasenschalter ermöglicht die Steuerung der Setup-Zeit des ersten Abtast-Flip-Flops. Bei jedem Übergang des Eingangssignals wird der Schieberegisterzustand in der Art eines Thermometer-Codes im Taktfrequenzbereich geändert. Anschließend werden die Schieberegister-Bits durch die folgende Logik bzw. LUT dem 3-Bit-Ausgang b₀ ... b₂ zugeführt. Das codierte Signal b₀ ... b₂ wird mit Flip-Flops (FF) abgetastet, bevor es im Digital-Analog-Umsetzer gewandelt wird. Ein beispielhafter Aufbau dieses Umsetzers ist in 6 dargestellt. Aufgrund der direkten digitalen Synthese muss keine LUT und damit kein Speicher implementiert werden. Die folgende Tabelle 2 gibt einen Überblick über die getroffene Zuordnung der abgetasteten Eingangsdatenwerte zu den codierten Ausgangssignalen, die dem Digital-Analog-Umsetzer zugeführt werden. Tabelle 2:

Code-Wort				Ausgangs-Code			x_approx(t)	Superposition
a₀	a₁	a₂	a₃	b₀	b₁	b₂
0	0	0	0	0	0	0	0	0+0+0
1	0	0	0	1	0	0	1/6	1/6+0+0
1	1	0	0	0	0	1	1/2	0+0+1/2
1	1	1	0	0	1	1	5/6	0+1/3+1/2
1	1	1	1	1	1	1	1	1/6+1/3+1/2
0	1	1	1	0	1	1	5/6	0+1/3+1/2
0	0	1	1	0	0	1	1/2	0+0+1/2
0	0	0	1	1	0	0	1/6	1/6+0+0

Aus diesen Zuordnungen lassen sich die folgenden drei logischen Funktionen einschließlich Dummy-Gatter aus Symmetriegründen ableiten: $\begin{array}{l} b_{0} = \bar{α_{2}} \cdot α_{3} + α_{0} \cdot \bar{α_{1}} + α_{0} \cdot α_{3} \\ b_{1} = α_{1} \cdot α_{2} (+ 1 \cdot 0 + 1 \cdot 0) \\ b_{2} = α_{0} \cdot α_{1} + α_{2} \cdot α_{3} (+ 1 \cdot 0) \end{array}$
Da das gesamte System differentiell implementiert ist, können diese Funktionen leicht durch differentielle NAND/AND- und NOR/OR-Gatter realisiert werden. Die vorgeschlagene, approximierende DAU-Implementierung in Kombination mit der effizienten Datenverarbeitung mit geringem Hardware-Aufwand stellt den Schlüsselaspekt für die Kompaktheit und die geringe Stromaufnahme des Systems dar.
Das Raised-Cosine-Filter wird in diesem Beispiel durch fünf Analogwerte (Quantisierungsstufen) angenähert, die jeweils aus einer Kombination bzw. Superposition von drei Basiswerten zusammengesetzt sind, welche mit 1/6, 1/3 bzw. 1/2 gewichten (siehe Tabelle 2 und 6). Es werden also Quantisierungsschritte unterschiedlicher Größe an eine abgetastete Raised-Cosine-Pulsform angepasst, die wie in den Beispielen der 6 und 7 implementiert sein können. 6 zeigt hierzu in schematischer Darstellung einen beispielhaften Aufbau des Digital-Analog-Umsetzers mit nicht-binärer Gewichtung bzw. angepasster Quantisierungsbasis. Der Umsetzer wandelt das von der digitalen Vorverarbeitungseinheit erzeugte 3-Bit-Eingangssignal (b0, b1, b2) über einen Lastwiderstand (nicht eingezeichnet) in ein differentielles analoges Ausgangssignal Uaus um, das ein Raised-Cosine-Verhalten annähert. Die verschiedenen Ausgangstreiberstärken werden in der Figur als w, 2w und 3w dargestellt. Die Quantisierungsbasis ist hierbei durch Inverter als Spannungsquellen mit in Serie geschalteten Widerständen (2R, 3R und 6R) repräsentiert (Quelleneinheiten).
7 zeigt die differentielle DAU-Struktur nochmals auf Transistorebene. Aus Gründen der Robustheit gegenüber Prozessschwankungen werden hier sechs äquivalente 6R-Quelleneinheiten verwendet. Die Gewichtung erfolgt dabei durch Parallelschaltung. UDD und U_SS stellen die Versorgungsspannungen, U_BB,p und U_BB,n die entsprechenden Body-Bias-Spannungen dar. Aufgrund der angepassten und nicht-binären Gewichtung bzw. Quantisierungsbasis benötigt die Implementierung eine sehr geringe Anzahl an Basiswerten bzw. Quelleneinheiten und hat daher auch eine geringe Leistungsaufnahme. Unter Berücksichtigung der größten Abweichung zwischen dem Idealwert und dem angenäherten Wert in Tabelle 1 von etwa 0,016 für t = -T_B/4 wäre ein üblicher DAU mit binärer Gewichtung mit mindestens 6 Bit Auflösung erforderlich, anstelle der hier benötigten 3 Bit für die Basiswerte. Die Realisierung eines solchen 6-Bit-DAUs erfordert mindestens sechs Quelleneinheiten bei rein binärer und bis zu 63 Quelleneinheiten bei rein unärer Architektur, welche eine höhere Genauigkeit liefert. Bei Realisierung mit sechs identischen 6R-Quelleneinheiten muss diese Anzahl mit der klassischen unären Architektur mit 63 Quelleneinheiten verglichen werden. Dieser Vergleich veranschaulicht die effiziente Struktur des vorgeschlagenen Designs. In der hier dargestellten Schaltungsanordnung sind lediglich drei Basiswerte und sechs 6R = 300 Ω-Quelleneinheiten zur Realisierung der 2R-3R-6R Struktur erforderlich, was aufgrund des Einsatzes von nur einer Grundzelle zu einer Robustheit gegenüber Prozessschwankungen führt. Serienwiderstände der Quellen können durch Anpassung der Widerstandswerte kompensiert werden.

Claims

Schaltungsanordnung zur Pulsformung digitaler Signale, insbesondere von Signalen im Hochfrequenzbereich, mit - einem Digital-Analog-Umsetzer, der eine Anzahl m an parallelen Eingangskanälen und mehrere Quantisierungsstufen aufweist, und - einer digitalen Vorverarbeitungseinheit, in der aus eingehenden digitalen Signalen bei einer gegebenen Abtastfrequenz entsprechend einer zu erzeugenden Pulsform und der Quantisierungsstufen des Digital-Analog-Umsetzers eine Folge von binären Eingangswerten für die m Eingangskanäle des Digital-Analog-Umsetzers gebildet wird, - wobei der Digital-Analog-Umsetzer ungleichmäßige Quantisierungsstufen aufweist, die aus Basiswerten einer nicht-binär gewichteten Quantisierungsbasis erzeugt werden.
Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, dass die Quantisierungsstufen des Digital-Analog-Umsetzers so an die zu erzeugende Pulsform angepasst sind, dass die Anzahl m an parallelen Eingangskanälen und an Quelleneinheiten zur Realisierung der Basiswerte des Digital-Analog-Umsetzers gegenüber einem binären Digital-Analog-Umsetzer mit gleichmäßigen Quantisierungsstufen bei wenigstens gleicher Annäherung an die zu erzeugende Pulsform reduziert ist.
Schaltungsanordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die digitale Vorverarbeitungseinheit eine Look-Up-Tabelle für die Bildung der binären Eingangswerte für die Eingangskanäle des Digital-Analog-Umsetzers aufweist.
Schaltungsanordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die digitale Vorverarbeitungseinheit eine Logikschaltung für die Bildung der binären Eingangswerte für die Eingangskanäle des Digital-Analog-Umsetzers aufweist
Schaltungsanordnung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass der Digital-Analog-Umsetzer eine Anzahl m an unterschiedlichen oder gleichen Stromquellen zur Bildung der Quantisierungsstufen aufweist.
Schaltungsanordnung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass der Digital-Analog-Umsetzer eine Anzahl m an Spannungsquelleneinheiten bestehend aus Spannungsquellen mit in Serie geschalteten Widerständen oder unterschiedlichen Kombinationen von Spannungsquelleneinheiten zur Bildung der Quantisierungsstufen aufweist.
Schaltungsanordnung nach Anspruch 6, dadurch gekennzeichnet, dass die unterschiedlichen Kombinationen unterschiedliche Parallelschaltungen von identischen Spannungsquelleneinheiten sind.
Schaltungsanordnung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass der Digital-Analog-Umsetzer eine Anzahl m an gesteuerten Stromquellen zur Bildung der Quantisierungsstufen aufweist.
Schaltungsanordnung nach Anspruch 6 oder 7, dadurch gekennzeichnet, dass die Spannungsquellen der Spannungsquelleneinheiten gesteuerte Spannungsquellen sind.
Schaltungsanordnung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass der Digital-Analog-Umsetzer eine Anzahl m an Quelleneinheiten bestehend aus einem CMOS-Inverter mit einem Serienwiderstand zur Bildung der Quantisierungsstufen aufweist, wobei der CMOS-Inverter einen Innenwiderstand aufweist, der im Serienwiderstand kompensiert ist, und für eine präzise Kalibrierung Body-Spannungen der Transistoren verändert werden können.
Verfahren zur Pulsformung digitaler Signale, insbesondere von Signalen im Hochfrequenzbereich, bei dem ein Digital-Analog-Umsetzer eingesetzt und zur Erzeugung der Pulsform angesteuert wird, der eine Anzahl m an parallelen Eingangskanälen und ungleichmäßige Quantisierungsstufen aufweist, die aus Basiswerten einer nicht-binär gewichteten Quantisierungsbasis erzeugt werden, wobei die Quantisierungsbasis so gewählt wird, dass eine zu erzeugende Pulsform bei einer gegebenen Abtastfrequenz durch eine möglichst geringe Anzahl an Basiswerten mit einer vorgegebenen Genauigkeit angenähert werden kann.
Verfahren nach Anspruch 11, dadurch gekennzeichnet, dass die Ansteuerung über eine digitale Vorverarbeitungseinheit erfolgt, in der aus eingehenden digitalen Signalen bei der gegebenen Abtastfrequenz entsprechend der zu erzeugenden Pulsform und der Quantisierungsstufen des Digital-Analog-Umsetzers eine Folge von binären Eingangswerten für die Eingangskanäle des Digital-Analog-Umsetzers gebildet und diesem zugeführt wird.
Verwendung der Schaltungsanordnung oder des Verfahrens nach einem oder mehreren der vorangehenden Patentansprüche zur Approximation eines Raised-Cosine-Pulses oder zur Realisierung eines approximierten Raised-Cosine-Filters.