JPS63113298U - - Google Patents

Info

Publication number
JPS63113298U
JPS63113298U JP308787U JP308787U JPS63113298U JP S63113298 U JPS63113298 U JP S63113298U JP 308787 U JP308787 U JP 308787U JP 308787 U JP308787 U JP 308787U JP S63113298 U JPS63113298 U JP S63113298U
Authority
JP
Japan
Prior art keywords
data line
pair
group
bus
pairs
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP308787U
Other languages
English (en)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP308787U priority Critical patent/JPS63113298U/ja
Publication of JPS63113298U publication Critical patent/JPS63113298U/ja
Pending legal-status Critical Current

Links

Description

【図面の簡単な説明】
第１図は本考案の一実施例、第２図は第１の従
来例、第３図は第２の従来例をそれぞれ示す。 １０〜１３，２０，２１，３０〜３３……メモ
リセルマトリクス、ＷＬｉ……ワード線、ＢＬｉ
……データ線、ＭＣｉ……メモリセル、ＣＢｉ…
…データ線の浮遊容量、ＸＤＥＣｉ……行デコー
ダ、ＳＡｉ……センスアンプ、Ｑｉ……ＭＯＳト
ランジスタ、Ｉ／Ｏｉ……Ｉ／Ｏバス、ＹＤＥＣ
ｉ……列デコーダ、１，３，５……回路群、２，
４，６……出力バツフア、Ｄｏｕｔ……出力端子
をそれぞれ示す。

Claims (1)

    【実用新案登録請求の範囲】
  1. それぞれ複数のメモリセルが接続された第１、
    第２、第３、第４のデータ線対群と、第１、第２
    のセンスアンプ群と、第１、第２のＩ／Ｏバス対
    もしくはＩ／Ｏバス対群とを有し、第１のデータ
    線対群のデータ線対は、ゲート電極が第１の信号
    により制御されたトランスフアゲートを介してそ
    れぞれ、第１のセンスアンプ群のセンスアンプの
    １対の入力節点に接線され、該第１のセンスアン
    プ群のセンスアンプの１対の入力節点は、ゲート
    電極が第２の信号により制御されたトランスフア
    ゲートを介してそれぞれ第２のデータ線対群のデ
    ータ線対に接続され、該第２のデータ線対群のデ
    ータ線対は、第１の列選択ゲート群を形成するト
    ランスフアゲートによりそれぞれ第１のＩ／Ｏバ
    ス対群の中の１対のＩ／Ｏバス対と接続されてお
    り、また、第３のデータ線対群のデータ線対は、
    ゲート電極が第３の信号により制御されたトラン
    スフアゲートを介してそれぞれ、第２のセンスア
    ンプの１対の入力節点に接続され、該第２のセン
    スアンプ群のセンスアンプの１対の入力節点は、
    ゲート電極が第４の信号により制御されたトラン
    スフアゲートを介してそれぞれ第４のデータ線対
    群のデータ線対に接続され、該第４のデータ線対
    群のデータ線は、第２の列選択ゲート群を形成す
    るトランスフアゲートによりそれぞれ第２のＩ／
    Ｏバス対もしくは第２のＩ／Ｏバス対群の中の１
    対のＩ／Ｏバス対と接続された半導体メモリにお
    いて、１回の動作サイクルにて、前記第１、第４
    もしくは第２、第３のデータ線対群にそれぞれ接
    続されたメモリセルが同時に選択されることを特
    徴とする半導体メモリ。
JP308787U 1987-01-12 1987-01-12 Pending JPS63113298U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP308787U JPS63113298U (ja) 1987-01-12 1987-01-12

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP308787U JPS63113298U (ja) 1987-01-12 1987-01-12

Publications (1)

Publication Number Publication Date
JPS63113298U true JPS63113298U (ja) 1988-07-21

Family

ID=30782525

Family Applications (1)

Application Number Title Priority Date Filing Date
JP308787U Pending JPS63113298U (ja) 1987-01-12 1987-01-12

Country Status (1)

Country Link
JP (1) JPS63113298U (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60234295A (ja) * 1984-05-04 1985-11-20 Fujitsu Ltd 半導体記憶装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60234295A (ja) * 1984-05-04 1985-11-20 Fujitsu Ltd 半導体記憶装置

Similar Documents

Publication Publication Date Title
JPS634494A (ja) ダイナミツク型半導体メモリ
JPS6055919B2 (ja) 半導体記憶装置
JPH0325875B2 (ja)
JPH0438697A (ja) 半導体記憶装置のデータバスクランプ回路
JPH04351789A (ja) 半導体記憶装置
JPS63228496A (ja) メモリ回路
JPS63113298U (ja)
JPS6044750B2 (ja) 集積化メモリ
JPH05314776A (ja) メモリセルアレイ及び半導体記憶装置
JPS63244392A (ja) 半導体記憶装置
JPH06103755A (ja) 半導体記憶装置
JPS63292490A (ja) 半導体記憶装置
KR920005150A (ko) 씨모오스디램의 센스 앰프 구성방법
JPH05144253A (ja) 半導体メモリ
JPS5534396A (en) Semiconductor memory
JP2783563B2 (ja) ダイナミック型半導体記憶装置
JPH04263195A (ja) 半導体記憶装置
JPS5534394A (en) Semiconductor memory
JPH0715791B2 (ja) 半導体記憶装置
JPS61184787A (ja) ランダムアクセス型メモリ装置
JPS6265295A (ja) ダイナミツクメモリ
JPS5758296A (en) Semiconductor memory
JPH0787036B2 (ja) 半導体メモリ装置
JPS62117191A (ja) 半導体記憶装置
JPS6391895A (ja) 半導体記憶装置