JPS61184787A - ランダムアクセス型メモリ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、大規模集積化されたＭＯ８型半導体装置に組
み込まれたランダムアクセス型メモリ装置に関するもの
である。

従来の技術 近年、半導体集積回路の大規模化に伴い、ＭＯ５型半導
体メモリ装置も高集積化、大容量化の一途をたどってい
る。その際、単一トランジスタメモリセルを有するダイ
ナミック型ランダムアクセスメモリが高集積化に有利で
ビット当りのコストが低いなどの理由から数多く用いら
れてきた。

一般ニ、単一トランジスタメモリセルラ用いたダイナミ
ック型ランダムアクセスメモリの場合、メモリセルは電
荷を蓄積記憶する一つのコンデンサと、蓄積された電荷
をデータ線に転送するための一つのトランジスタからな
る。ここで、メモリセルに記憶された１”または”○”
の情報の読み出しは、メモリセルからデータ線に転送さ
れた電荷により生ずるデータ線の電位変化を感知増幅器
により増幅し、さらにこの感知増幅器の出力信号を出力
回路に伝達することで行なわれる。ところで、メモリ装
置の高集積化を実現するために一つのデータ線が複数の
メモリセルに共用されており、一般にデータ線の浮遊容
量は、メモリセルの容量に比して１０倍ないし２０倍と
いう大きなものとなり、メモリセルからの電荷転送によ
りデータ線に現われる電位変化は電源電圧の１／１０〜
１／２０という微小なものとなる。以上の理由からデー
タ線に現われる微小な信号を高感度かつ高速で感知増幅
することが、ダイナミック型ランダムアクセスメモリの
高性能化のだめの必須事項となってきた。

以下に、従来のダイナごツク型ランダムアクセスメモリ
のデータ読み出し方式について説明する。

第３図は、従来の単一トランジスタメモリセルを有する
ダイナミック型ランダムアクセスメモリ装置のメモリセ
ルと感知増幅回路の一例をＮチャネルＭＯ８の場合につ
いて示すものであり、第４図は、第２図の回路における
各ノードの波形を模式的に示している。

第３図でＶｃｃは正電圧の電源で、トランジスタＱ＋、
Ｑｚ、Ｑｓによる差動増幅器と一対のデータ線ＤＬ　、
ＤＬとにより感知増幅器が構成され、一方のデータ線Ｄ
ＬにトランジスタＱ、およびコンデンサＣ１により構成
されるメモリセルとトランジスタＱ＋１１ＱＩ３および
コンデンサＣ８により構成されるダミーセルとが接続さ
れ、同様に他方のデータ線ＤＬにトランジスタＱＩＯお
よびコンデンサｃ２カラなるメモリセルと、トランジス
タＱ１□、Ｑ、４およびコンデンサＣ４からなるダば一
セルとが接続される。

（一般ニ、１本のデータ線には、複数個のメモリセルが
接続されるが、ここでは簡単のため、１個のメモリセル
のみ示した。

但し、ダば−セルは１本のデータ線につき１個だけが接
続される。また、ダば−セルのコンデンｆ　Ｃ３，Ｃ，
の各容量は、メモリセルのコア　ｆ　ｙ　ｆ　Ｃ，。

Ｃ２のそれぞれの凭である。） トランジスタＱ４　、Ｑｓ　、Ｑａは、データ線ＤＬと
同ＤＬとの各予備充電および平衡化用であり、トランジ
スタＱ７．Ｑ８は、各データバス線ＤＩＯ，ＤＩＯと各
データ線ＤＬ　、ＤＬとの間でデータを転送するだめの
ゲートである。通常、第３図の回路がメモリセルマ）　
ＩＪクスの一列に対応し、これを複数列組み合わせるこ
とでメモリセルマトリクスが構成される。

第３図示の構成におけるノードφ７．φ２．φ３．φＷ
ＬＩφＷＲＩφＤ□、φＤＷＬ　’φ４には、第４図の
タイミング図に示すような各クロック信号がそれぞれ対
応して印加され、φ、は感知増幅器駆動用クロック、φ
２はＤＬ　、ＤＬの予備充電用クロック、φ３はダミー
セルのリセット用クロックである。また、ノードφＷＬ
ＩφＷＲＩφＤＷＬ　ｌφＤＷＲには、アドレス入力に
応答して発生する行選択器１からの信号が印加される。

このとき、例えば、ノードφ１Ｌが選択されて行選択信
号が印加された場合、ノードφＤＷＬ　　とノードφ□
は不活性状態、すなわちＯＶとなり、ノードφＤＷＲに
ノードφＷＬ　と同一の行選択信号が印加される。すな
わち、一対のデータ線ＤＬとＤＬのいずれか片方におい
て１個のメモリセルが選択され、他方においてダば−セ
ルが選択される。第４図に従って第３図の従来のダイナ
ばツク型ランダムアクセスメモリ回路例の動作を説明す
ると次のようになる７まず１時刻１．以前においてノー
ドφ２と同φ３とがハイレベル（φ２はｖｃｃ　＋’ｌ
’７　＋φ３はＭａｃレベル）であり、データ線ＤＬと
同ＤＬとは、それぞれ、トランジスタＱ、　、　Ｑ、　
、　Ｑ、を通してＶＣＣレベルまで予備充電され、ダば
一セルのノードＤＣＬと同ＤＣＲとは、それぞれ、トラ
ンジスタＱＩ３　Ｉ　Ｑ１０を通してＯｖにリセットさ
れる。時刻ｔ、にノードφ２と同φ３がローレベ・ル（
ｏＶ　）となった後１時刻ｔ２に行選択器１へのワード
選択信号φ１の入力により、行選択信号がハイレベル（
ｖｃｃ−１−ＶＴ）に立ち上がる。

ここではノードφ１．と同φＤＷＲが選択された場合を
想定しているので、ノードφＤＷＬと同φＷＲハ、ＯＶ
の！まで、クロックφＷＬとクロックφＤＷＲカハイレ
ベルとなる。ここで、クロックφＷＬによって選択すれ
たメモリセルのコンデンサＣ１は、予め電源電圧分の電
荷が蓄積されており、ノードＭＯＬが。Ｖである（すな
わちデータ“○″が記憶されている。）とする。

クロックφ１．と同φＤＷＲがハイレベルになることで
、トランジスタＱ、と同Ｑ１２が導通し、コンデンサＣ
，とコンデンサＣ４に蓄積されていた電荷がそれぞれデ
ータ線ＤＬと同ＤＬに転送される。ここで、前述のよう
に、ダミーセルのコンデンサ容量がメモリセルの棒であ
ることからメモリセルのコンデンサＣ１とダミーセルの
コンデンサＣ４の容量をそれぞれＣ２＝Ｏ８，Ｃ４＝Ｃ
８／２、また、データ線ＤＩ、と同ＤＬの浮遊容量をＣ
Ｂ　　とし、例えばｃＢ＝９　ｃｓ　とすると、第４図
に示した行選択信号φＷＬがハイレペ／Ｌ／になった後
の平衡状態におけるデータ線ＤＬの電位Ｖ、とデータ線
ＤＬの電位ｖ２はそれぞれとなり、データ線ＤＬと同Ｄ
Ｌとの間におよそＶＯＯＸ　Ｏｌｏ　５　　の電位差が
生ずることになる。次に、時刻ｔ３にノードφ１がハイ
レベル（Ｖｃｃ）トナリ、　　）ランジスタＱ、が導通
ずる。このとき、トランジスタＱ２と同Ｑ３のゲート電
位に上述のＶｃｃ　ｘ　Ｏ，０５分の差があるため、ト
ランジスタＱ２と同Ｑ３との各ｇｍ（相互コンダクタン
ス）間に差が生じ、データ線ＤＬと同ＤＩ、のうち、電
位の低い方（この場合は、データ線ＤＬ）がさらに低く
なる方向に回路が動作する。このような、Ｑ＋　、Ｑ２
　、　Ｑｓからなる感知増幅器の増幅作用により、最終
的には第４図のように、データ線ＤＬがローレベル（ｏ
Ｖ）、データ線ＤＬがハイレベル（約Ｖ、　）となり感
知増幅動作が完了する。その後、ノードφ４がハイレベ
ル（Ｖｃｃ＋Ｖτ）となり（クロックφ４は、アドレス
入力に応じて発生する列選択信号）データ線ＤＬとデー
タタＱ８が導通し、データの転送が行なわれる。各デー
タバス線ＤＩＯ，ＤＩＯは、前述のように入出力回路に
接続されており、各データバス線ＤＩＯ。

ＤＩＯのデータを出力回路を通して出力端子に出力する
ことで読み出しが行なわれ、逆に、入力端子に与えられ
た信号を入力回路を通して各データバス線ＤＩＯ，ＤＩ
Ｏに印加すれば、書き込みが行なわれる。時刻ｔ、にお
いて、ワード選択信号φ１がローレベルになることによ
り１行選択器１からのクロックφＷＬ　ｌφ９ＷＲｌお
よびクロックφ１．φ４がローレベルになり、時刻ｔ６
においてクロックφ２゜φ３がハイレベルとなって次の
予備充電が開始された時点で１動作周期が終了する。

なお、上記の説明において、選択されたメモリセルに予
めデータ″１”が記憶されている場合、すなわち、コン
デンサＣ１に電荷が蓄積されておらず、ノードＭＣＬが
Ｖｃｃレベルである場合についても、Ｖ２＝　Ｖｃａと
なシ感知増幅後のデータ線ＤＬの電位がハイレベル（〜
ＶａＣ）　、データ線ＤＬの電位がローレベル（ｏＶ　
）となることを除けば、上記の説明の動作と同様である
。

発明が解決しようとする問題点 上記のような従来の方式では、時刻ｔ３にクロックφ、
がハイレベルになって感知増幅動作が開始されてからデ
ータ線ＤＬと同ＤＬが最終レベルに到達するまでの間、
トランジスタＱ、と同Ｑ１□が導通状態を保つことにな
る。従って、このときのデータ線ＤＬと同ＤＬの実効的
な浮遊容量を、データ線ＤＩ、側をＣＢＤＬ　＋データ
線ＤＩ、側をＣＢＤＩ、とすると、Ｃｏ、＝Ｃｎ＋０１
＝Ｃｎ＊Ｃ５ ＣＢπ＝ＣＢ−１−Ｃ，＝ｌＣＢ＋ユ となり、感知増幅動作中において、データ線ＤＬと同Ｄ
Ｌの容量にＣ！ＩＤＬ　　Ｃａｉ　＝　’のアンバラン
ス（ＣＢＤＬ　＞　Ｃ＋肛）が生ずることになる。この
ため、予めコンデンサＣ１にＶｃａ分の電荷が蓄積され
てかり感知増幅後の一方のデータ線ＤＬの最終電位がロ
ーレベル、他方のデータ線ＤＬの最終電位がハイレベル
になるべき場合について、感知増幅器が誤動作する可能
性が生ずる。すなわち、感知増幅動作中におけるトラン
ジスタＱ、のインピーダンスが、トランジスタＱ２のイ
ンピーダンスとデータ線ＤＬの容量ＣＢＤＬの積で表わ
せる時定数に比して十分小さい場合、上記の各データ線
容量ＣＢＤＬとＣ，πとの間のアンバランスにより、デ
ータ線ＤＬと同ＤＬとの各電位降下速度に差が生じ、実
際例として、データ線ＤＬの容量ＣＢＤＬとトランジス
タＱ２のインピーダンスとの積によって表わされる時定
数がデータ線ＤＬの容量ＣａｎとトランジスタＱ３のイ
ンピーダンスとの積によって表わされる時定数に比して
大きくなり、データ線ＤＬの電位降下速度が遅くなるこ
ともある。その結果、一方のデータ線ＤＬと他方のデー
タ線ＤＬとの電位の関係が感知増幅動作の途中で反転し
、本来ローレベルになるべきデータ線ＤＬの電位が最終
的にハイレベルとなる。従来方式におけるこのような感
知増幅器の誤動作を回避するためには、トランジスタＱ
、ツインピーダンスを十分大きくして、一方のデータ線
ＤＬの容量ＣＢＤＬとトランジスタＱ２のインピーダン
スとの積で表わせる時定数が無視し得るようにすればよ
いが、この場合、感知増幅器の動作速度を遅くすること
になり、ランダムアクセスメモリ装置の高速化に対する
障害となる。さらに、上記の容量アンバランスは、メモ
リセルのコンデンサＣ７の容量を太きくするのに伴い拡
大される方向にあるため、不用意にメモリセル容量を犬
きくできない。これはランダムアクセスメモリのデータ
保持時間および放射線（α線）に対する耐性の確保など
の高信頼性化に対する障害となる。

このように、従来のダイナばツク型ランダムアクセスメ
モリのデータ読み出し方式においては、感知増幅器に結
合される一対のデータ線の容量アンバランスに起因する
誤動作を回避する必要性から、高速化、高信頼性化にお
ける限界が生ずるという問題点があった。

本発明は、上記従来の問題点を解消するもので、メモリ
セルからのデータ読み出し方式の不具合に起因する高速
、高信頼性化に対する制限のないランダムアクセスメモ
リ装置を提供することを目的とする。

問題点を解決するための手段 本発明は、行及び列の形でマトリクス状に配列された複
数個のメモリセルと、前記メモリセルマトリクスの各列
に設けられており関連する行及び列の各メモリセルに接
続されたデータ線を有する感知増幅器と、行選択信号と
列選択信号を与えるだめのアドレス入力手段と、前記列
選択信号に応答して選択された列に関連する感知増幅器
の信号をデータ出力端子に読み出す手段と、書き込み信
号に応答して前記列選択信号により選択された列に関連
する感知増幅器のデータ線に入力端子のデータを書き込
む手段と、前記行選択信号の活性時に前記メモリセルと
前記データ線との間でデータの転送を行なう手段とを有
してなυ、前記行選択信号を、前記感知増幅器の増幅動
作中において一時的に不活性状態とする信号間欠手段を
そなえたことを特徴とするランダムアクセス型メモリ装
置である。

作用 上記の本発明によれば、ダイナミック型ランダムアクセ
スメモリのメモリセルからのデータ読み出し用感知増幅
器における容量アンバランスが解消し、高速で、しかも
安定な感知増幅動作が可能となり、高速で高信頼性を有
するランダムアクセスメモリ装置を提供するところとな
る。

実施例 第１図は本発明の実施例回路構成図であり、また、第２
図は同実施例回路における単一トランジスタメモリセル
を有するダイナミック型ランダムアクセスメモリ装置の
メモリセルと感知増幅回路の各ノードの波形を示すタイ
ピング図である。

第１図示の実施例回路では、トランジスタＱ１５〜Ｑ２
２によるゲート回路を設けて、ワード選択信号φＷをク
ロックφ１．φ２および列選択用クロックφ４の各タイ
ばングで制限して、間欠信号φＷ′に変換し、この間欠
信号φＷ′を行選択器１へ入力するように構成されてい
る。すなわち、この実施例回路を第２図のタイピング図
でみると、時刻ｔ、でクロックφ２がハイレベル、クロ
ックφ１がローレベルなので、ノードＮ、がハイレベル
（Ｗｏｅ−）−Ｖ丁）、ノー）”Ｎ、７５Ｚローレベル
（ＣＩ）となす、トランジスタＱ１５が導通、トランジ
スタＱＩ９が非導通状態となる。このとき、ワード選択
信号φＷはローレベルであるから、その変換信号φＷ′
もローレベルである。次に１時刻ｔ２でワード選択信号
φＷがハイレベルに立ち上がると、トランジスタＱＩ５
を通じて、変換信号φＷ′もハイレベルとなり、行選択
器１で選択されたワード信号φれ′とダミーワード信号
φＤＷＲ’とがそれぞれハイレベルとなる。このとき、
ノードＮＩハ、トランジスタＱ１．のゲート容量による
ブートストラップ効果により、（Ｙｃｃ＋２Ｖ丁）以上
のレベルまで昇圧されるため、変換信号φＷ′のハイレ
ヘルはワード選択信号φＷのハイレベル（Ｖｃｃ　−）
−Ｖ丁）と同等になる。時刻ｔ３では、クロックφ、カ
ハイレベルとなす、ノードＮ、カローレベル、ノードＮ
２がハイレベルとなる。その結果、トランジスタＱ＋５
が非導通、トランジスタｑ＋ｏが導通となり、変換信号
φＷ′は列選択用クロックφ４と同レベル、すなわち、
ローレベルとなる。ついで、時刻ｔ、でクロｙりφ４が
ハイレベルになると、トランジスタＱ１９が導通、トラ
ンジスタＱ１５が非導通になり、変換信号φＷ′はクロ
ックφ４と同じハイレベルとなる。さらに、時刻ｔ、で
クロックφ４がローレベルになると、変換信号φＷ′も
ローレベルとなる。

そして、クロックφ２がハイレベルになる時刻ｔ６のタ
イミングで、時刻ｔ、の状態が再現される。

以上に詳しくみたように、本発明の実施例回路では、第
４図に示した従来のクロック波形において、行選択信号
φＷＬとφＤＷＲが時刻ｔ２からｔ、の間活性状態であ
ったのに比して、行選択信号φＷＬ’とφＤＷＲ’が時
刻ｔ２からｔ、の間一定レベルではなく感知動作器の動
作中、すなわち、クロックφ１がノ・イレペルに立ち上
がる時刻ｔ３からクロックφ、がノ・イレベルに立ち上
がる時刻ｔ４までの間一時的に不活性状態（ローレベル
、ＱＶ）となっている。このような間欠的な波形を行選
択信号として印加することで感知増幅器の動作中におい
てトランジスタＱ、と同Ｑ１□がしゃ断状態となり、各
データ線、ＤＬ。

ＤＬとメモリセルおよびダミーセルは完全に分離される
ことになる。そして、感知増幅が終了してデータ線のレ
ベルが最終レベルに達した後、列選択用のクロック信号
φ、のハイレベルへの立ち上がりに同期して再び行選択
信号が活性状態となり、メモリセルへのデータの再書き
込みが行なわれる。

このとき、ダミーセルへのデータ再書き込みは行なう必
要がないので、第２図に示したφＤＷＨの２回目の活性
化（φ、に同期した立ち上げ）は行なわなくてもよい。

以上のように１本実施例によれば、感知増幅器の動作中
はメモリセルとダミーセルがデータ線から切り離される
ため、従来方式で生じたデータ線ＤＬと同ＤＬとの間で
の容量アンバランスは解消し、その結果、データ線の容
量アンバランスに起因する感知増幅器の誤動作を考慮す
る必要が全く無くなり、感知増幅器の高速化およびメモ
リセルのコンデンサ容量の拡大に対する制限が無くなる
。

発明の効果 本発明のランダムアクセスメモリ装置はメモリセルから
データを読み出す際の感知増幅器の動作中において、一
時的に行選択信号を不活性状態にすることで、感知増幅
動作に対するメモリセル容量の影響を完全に切シ離した
ものであり、これにより高速で安定なメモリセルデータ
の読み出し方式が容易に実現でき、高速でかつ高信頼性
を有するランダムアクセスメモリ装置を得ることができ
、その実用的効果は大きい。

【図面の簡単な説明】

第１図は本発明実施例の単一トランジスタ型メモリセル
を有するダイナミック型ランダムアクセスメモリ装置の
メモリセルと感知増幅器の回路図、第２図は同実施例回
路における各ノードのタイミング波形図、第３図は従来
例回路図、第４図は同従来例回路における各ノードのタ
イミング波形図である。 Ｑ＋〜Ｑ２□・・・・・・ＭＯＳ）ランジスタ、Ｃ１〜
Ｃ４・・・−・・コンデンサ、１・・・・・・行選択器
。 代理人の氏名　弁理士　中　尾　敏　男　ほか１名蘂１
図 第２図 ｂｔｔｒｚ　　ｔり　ｔ、　　　　　　ｔ（ｔ、　　　
ｌｉｅ濶第　３　図 アＹし大入力 第４図

Claims (1)

【特許請求の範囲】
1. 　行及び列の形でマトリクス状に配列された複数個のメ
   モリセルと、前記メモリセルマトリクスの各列に設けら
   れており関連する行及び列の各メモリセルに接続された
   データ線を有する感知増幅器と、行選択信号と列選択信
   号を与えるためのアドレス入力手段と、前記列選択信号
   に応答して選択された列に関連する感知増幅器の信号を
   データ出力端子に読み出す手段と、書き込み信号に応答
   して前記列選択信号により選択された列に関連する感知
   増幅器のデータ線に入力端子のデータを書き込む手段と
   、前記行選択信号の活性時に前記メモリセルと前記デー
   タ線との間でデータの転送を行なう手段とを有してなり
   、前記行選択信号を、前記感知増幅器の増幅動作中にお
   いて一時的に不活性状態にするための信号間欠手段をそ
   なえたことを特徴とするランダムアクセス型メモリ装置
   。