JPH0664908B2 - ランダムアクセス型メモリ装置 - Google Patents

ランダムアクセス型メモリ装置

Info

Publication number
JPH0664908B2
JPH0664908B2 JP60024843A JP2484385A JPH0664908B2 JP H0664908 B2 JPH0664908 B2 JP H0664908B2 JP 60024843 A JP60024843 A JP 60024843A JP 2484385 A JP2484385 A JP 2484385A JP H0664908 B2 JPH0664908 B2 JP H0664908B2
Authority
JP
Japan
Prior art keywords
data line
memory cell
selection signal
signal
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60024843A
Other languages
English (en)
Other versions
JPS61184787A (ja
Inventor
動治 四方
Original Assignee
松下電子工業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 松下電子工業株式会社 filed Critical 松下電子工業株式会社
Priority to JP60024843A priority Critical patent/JPH0664908B2/ja
Publication of JPS61184787A publication Critical patent/JPS61184787A/ja
Publication of JPH0664908B2 publication Critical patent/JPH0664908B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Static Random-Access Memory (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、大規模集積化されたMOS型半導体装置に組み
込まれたランダムアクセス型メモリ装置に関するもので
ある。
従来の技術 近年、半導体集積回路の大規模化に伴い、MOS型半導体
メモリ装置も高集積化,大容量化の一途をたどってい
る。その際、単一トランジスタメモリセルを有するダイ
ナミック型ランダムアクセスメモリが高集積化に有利で
ビット当りのコストが低いなどの理由から数多く用いら
れてきた。
一般に、単一トランジスタメモリセルを用いたダイナミ
ック型ランダムアクセスメモリの場合、メモリセルは電
荷を蓄積記憶する一つのコンデンサと、蓄積された電荷
をデータ線に転送するための一つのトランジスタからな
る。ここで、メモリセルに記憶された“1"または“0"の
情報の読み出しは、メモリセルからデータ線に転送され
た電荷により生ずるデータ線の電位変化を感知増幅器に
より増幅し、さらにこの感知増幅器の出力信号を出力回
路に伝達することで行なわれる。ところで、メモリ装置
の高集積化を実現するために一つのデータ線が複数のメ
モリセルに共用されており、一般にデータ線の浮遊容量
は、メモリセルの容量に比して10倍ないし20倍という大
きなものとなり、メモリセルからの電荷転送によりデー
タ線に現われる電位変化は電源電圧の1/10〜1/20と
いう微小なものとなる。以上の理由からデータ線に現わ
れる微小な信号を高感度かつ高速で感知増幅すること
が、ダイナミック型ランダムアクセスメモリの高性能化
のための必須事項となってきた。
以下に、従来のダイナミック型ランダムアクセスメモリ
のデータ読み出し方式について説明する。
第3図は、従来の単一トランジスタメモリセルを有する
ダイナミック型ランダムアクセスメモリ装置のメモリセ
ルと感知増幅回路の一例をNチャンネルMOSの場合につ
いて示すものであり、第4図は、第3図の回路における
各ノードの波形を模式的に示している。
第3図でVccは正電圧の電源で、トランジスタQ,Q,
Qによる差動増幅器と一対のデータ線DL,▲▼とに
より感知増幅器が構成され、一方のデータ線LDにトラン
ジスタQおよびコンデンサCにより構成されるメモ
リセルとトランジスタQ ,Q およびコンデンサC
より構成されるダミーセルとが接続され、同様に他方
のデータ線▲▼にトランジスタQ およびコンデ
ンサCからなるメモリセルと、トランジスタQ ,Q
およびコンデンサCからなるダミーセルとが接続
される。(一般に、1本のデータ線には、複数個のメモ
リセルが接続されるが、ここでは簡単のため、1個のメ
モリセルのみ示した。
但し、ダミーセルは1本のデータ線につき1個だけが接
続される。また、ダミーセルのコンデンサC,Cの各
容量は、メモリセルのコンデンサC,Cのそれぞれの
1/2である。) トランジスタQ,Q,Qは、データ線DLと同▲▼
との各予備充電および平衡化用であり、トランジスタQ
,Qは、各データバス線DIO,▲▼と各データ線
DL,▲▼との間でデータを転送するためのゲートで
ある。通常、第3図の回路がメモリセルマトリクスの一
列に対応し、これを複数列組み合わせることでメモリセ
ルマトリクスが構成される。
第3図に示した構成におけるノードφ,φ,φ
φWLWRDWRDWLには、第4図のタイミング
図に示すような各クロック信号がそれぞれ対応して印加
され、φは感知増幅器駆動用クロック、φはデータ
線DL,▲▼の予備充電用クロック、φはダミーセ
ルのリセット用クロックである。また、ノードφWL
WRDWLDWRには、アドレス入力に対応して発生する
行選択器1からの信号が印加される。このとき、例え
ば、ノードφWLが選択されて行選択信号が印加された場
合、ノードφDWLとノードφWRは不活性状態、すなわち0
Vとなり、ノードφDWRにノードφWLと同一の行選択信号
が印加される。すなわち、一対のデータ線DLと▲▼
のいずれか片方において1個のメモリセルが選択され、
他方においてダミーセルが選択される。第4図に従って
第3図の従来のダイナミック型ランダムアクセスメモリ
回路例の動作を説明すると次のようになる。まず、時刻
以前においてノードφと同φとがハイレベル
(φはVcc+VTはVccレベル)であり、データ線D
Lと同▲▼とは、それぞれ、トランジスタQ,Q,
Qを通してVccレベルまで予備充電され、ダミーセルの
ノードDCLと同DCRとは、それぞれ、トランジスタ
,Q を通して0Vにリセットされる。時刻t
ノードφと同φがローレベル(0V)となった後、時
刻tに行選択器1へのワード選択信号φの入力によ
り、行選択信号がハイレベル(Vcc+VT)に立ち上が
る。
ここではノードφWLと同φDWRが選択された場合を想定
しているので、ノードφDWLと同φWRは、0Vのままで、
クロックφWLとクロックφDWRがハイレベルとなる。こ
こで、クロックφWLによって選択されたメモリセルのコ
ンデンサCは、予め電源電圧分の電荷が蓄積されてお
り、ノードMCLが0Vである(すなわちデータ“0"が記憶
されている。)とする。
クロックφWLと同φDWRがハイレベルになることで、ト
ランジスタQと同Q が導通し、コンデンサC
コンデンサCに蓄積されていた電荷がそれぞれデータ
線DLと同▲▼に転送される。ここで、前述のよう
に、ダミーセルのコンデンサ容量がメモリセルの1/2
であることからメモリセルのコンデンサCとダミーセ
ルのコンデンサCの容量値をそれぞれC=Cs,C
Cs/2、また、データ線DLと同▲▼の浮遊容量をCB
とし、その容量値を例えばCB=9CSとすると、第4図に
示した行選択信号φWLがハイレベルになった後の平衡状
態におけるデータ線▲▼の電位Vとデータ線DLの
電位Vはそれぞれ となり、データ線DLと同▲▼との間におよそVcc×
0.05の電位差が生ずることになる。次に、時刻tにノ
ードφがハイレベル(Vcc)となり、トランジスタQ
が導通する。このとき、トランジスタQと同Q
ゲート電位に上述のVcc×0.05分の差があるため、トラ
ンジスタQと同Qとの各gm(相互コンダクタンス)
間に差が生じ、データ線DLと同▲▼のうち、電位の
低い方(この場合は、データ線DL)がさらに低くなる方
向に回路が動作する。このような、Q,Q,Qからな
る感知増幅器の増幅作用により、最終的には第4図のよ
うに、データ線DLがローレベル(0V)、データ線▲
▼がハイレベル(約V)となり感知増幅動作が完了す
る。その後、ノードφがハイレベル(Vcc+VT)とな
り(クロックφは、アドレス入力に応じて発生する列
選択信号)データ線DLとデータバス線DIOとの間のトラ
ンジスタQおよびデータ線▲▼とデータバス線▲
▼との間のトランジスタQが導通し、データの
転送が行なわれる。各データバス線DIO,▲▼は、
前述のように入出力回路に接続されており、各データバ
ス線DIO,▲▼のデータを出力回路を通して出力端
子に出力することで読み出しが行なわれ、逆に、入力端
子に与えられた信号を入力回路を通して各データバス線
DIO,▲▼に印加すれば、書き込みが行なわれる。
時刻tにおいて、ワード選択信号φがローレベルに
なることにより、行選択器1からのクロックφWL,
φDWR,およびクロックφ,φがローレベルになり、
時刻tにおいてクロックφ,φがハイレベルとな
って次の予備充電が開始された時点で1動作周期が終了
する。
なお、上記の説明において、選択されたメモリセルに予
めデータ“1"が記憶されている場合、すなわち、コンデ
ンサCに電荷が蓄積されておらず、ノードMCLがVccレ
ベルである場合についても、データ線DLの電位VはV
=Vccとなり感知増幅後のデータ線DLの電位がハイレ
ベル(〜Vcc),データ線▲▼の電位がローレベル
(0V)となることを除けば、上記の説明の動作と同様で
ある。
発明が解決しようとする問題点 上記のような従来の方式では、時刻tにクロックφ
がハイレベルになって感知増幅動作が開始されてからデ
ータ線DLと同▲▼が最終レベルに到達するまでの
間、トランジスタQと同Q が導通状態を保つこと
になる。従って、このときのデータ線DLと同▲▼の
実効的な浮遊容量を、データ線DL側をCBDL,データ線▲
▼側をCB ▲▼とすると、 となり、感知増幅動作中において、データ線DLと同▲
▼の容量に のアンバランス(CBDL>CB ▲▼)が生ずることにな
る。このため、予めコンデンサCにVcc分の電荷が蓄
積されており感知増幅後の一方のデータ線DLの最終電位
がローレベル、他方のデータ線▲▼の最終電位がハ
イレベルになるべき場合について、感知増幅器が誤動作
する可能性が生ずる。すなわち、感知増幅動作中におけ
るトランジスタQのインピーダンスが、トランジスタ
のインピーダンスとデータ線DLの容量CBDLの積で表
わせる時定数に比して十分小さい場合、上記の各データ
線容量CBDLとCB ▲▼との間のアンバランスにより、
データ線DLと同▲▼との各電位降下速度に差が生
じ、実際例として、データ線DLの容量CBDLとトランジス
タQのインピーダンスとの積によって表わされる時定
数がデータ線▲▼の容量CB ▲▼とトランジスタ
のインピーダンスとの積によって表わされる時定数
に比して大きくなり、データ線DLの電位降下速度が遅く
なることもある。その結果、一方のデータ線DLと他方の
データ線▲▼との電位の関係が感知増幅動作の途中
で反転し、本来ローレベルになるべきデータ線DLの電位
が最終的にハイレベルとなる。従来方式におけるこのよ
うな感知増幅器の誤動作を回避するためには、トランジ
スタQのインピーダンスを十分大きくして、一方のデ
ータ線DLの容量CBDLとトランジスタQのインピーダン
スとの積で表わせる時定数が無視し得るようにすればよ
いが、この場合、感知増幅器の動作速度を遅くすること
になり、ランダムアクセスメモリ装置の高速化に対する
障害となる。さらに、上記の容量アンバランスは、メモ
リセルのコンデンサC容量を大きくするのに伴い拡大
される方向にあるため、不用意にメモリセル容量を大き
くできない。これはランダムアクセスメモリのデータ保
持時間および放射線(α線)に対する耐性の確保などの
高信頼性化に対する障害となる。
このように、従来のダイナミック型ランダムアクセスメ
モリのデータ読み出し方式においては、感知増幅器に結
合される一対のデータ線の容量アンバランスに起因する
誤動作を回避する必要性から、高速化,高信頼性化にお
ける限界が生ずるという問題点があった。
本発明は、上記従来の問題点を解消するもので、メモリ
セルからのデータ読み出し方式の不具合に起因する高
速,高信頼性化に対する制限のないランダムアクセスメ
モリ装置を提供することを目的とする。
問題点を解決するための手段 本発明は、行及び列の形でマトリクス状に配列された複
数個のメモリセルと、前記メモリセルの各列に設けられ
ており関連する行及び列の各メモリセルに接続されたデ
ータ線を有する感知増幅器と、行選択信号と列選択信号
を与えるためのアドレス入力手段と、前記列選択信号に
応答して選択された列に関連する感知増幅器の信号をデ
ータ出力端子に読み出す手段と、書き込み信号に応答し
て前記列選択信号により選択された列に関連する感知増
幅器のデータ線に入力端子のデータを書き込む手段と、
前記行選択信号の活性時に前記メモリセルと前記データ
線との間でデータの転送を行なう手段とを有してなり、
前記行選択信号を、前記感知増幅器の増幅動作開始時に
一時的に不活性状態とする信号間欠手段とをそなえたこ
とを特徴とするランダムアクセス型メモリ装置である。
作用 上記の本発明によれば、ダイナミック型ランダムアクセ
スメモリのメモリセルからのデータ読み出し用感知増幅
器における容量アンバランスが解消し、高速で、しかも
安定な感知増幅動作が可能となり、高速で高信頼性を有
するランダムアクセスメモリ装置を提供するところとな
る。
実施例 第1図は本発明の実施例回路構成図であり、また、第2
図は同実施例回路における単一トランジスタメモリセル
を有するダイナミック型ランダムアクセスメモリ装置の
メモリセルと感知増幅回路の各ノードの波形を示すタイ
ミング図である。
第1図に示す実施例回路では、第3図に示した従来の回
路にトランジスタQ 〜Q によるゲート回路を設
けて、ワード選択信号φをクロックφ,φおよび
列選択用クロックφの各タイミングで制限して、間欠
信号φ′に変換し、この間欠信号φ′を行選択器1
へ入力するように構成されている。すなわち、この実施
例回路を第2図のタイミング図でみると、時刻tでク
ロックφがハイレベル、クロックφがローレベルな
ので、ノードNがハイレベル(Vcc+VT)、ノードN
がローレベル(0V)となり、トランジスタQ が導
通、トランジスタQ が非導通状態となる。このと
き、ワード選択信号φはローレベルであるから、その
変換信号φ′もローレベルである。次に、時刻t
ワード選択信号φがハイレベル立ち上がると、トラン
ジスタQ を通じて、変換信号φ′もハイレベルと
なり、行選択器1で選択されたワード信号φWL′とダミ
ーワード信号φDWR′とがそれぞれハイレベルとなる。
このとき、ノードNは、トランジスタQ のゲート
容量によるブートストラップ効果により、(Vcc+2VT
以上のレベルまで昇圧されるため、変換信号φ′のハ
イレベルはワード選択信号φのハイレベル(Vcc+
VT)と同等になる。時刻tでは、クロックφがハイ
レベルとなり、ノードNがローレベル、ノードN
ハイレベルとなる。その結果、トランジスタQ が非
導通、トランジスタQ が導通となり、変換信号
φ′は列選択用クロックφと同レベル、すなわち、
ローレベルとなる。ついで、時刻tでクロックφ
ハイレベルとなると、トランジスタQ が導通、トラ
ンジスタQ が非導通になり、変換信号φ′はクロ
ックφと同じハイレベルとなる。さらに、時刻t
クロックφがローレベルになると、変換信号φ′も
ローレベルとなる。そして、クロックφがハイレベル
になる時刻tのタイミングで、時刻tの状態が再現
される。
以上に詳しくみたように、本発明の実施例回路では、第
4図に示した従来のクロック波形において、行選択信号
φWLとφDWRが時刻tからtの間活性状態であった
のに比して、行選択信号φWL′とφDWR′が時刻t
らtの間一定レベルではなく感知動作器の動作中、す
なわち、クロックφがハイレベルに立ち上がる時刻t
からクロックφがハイレベルに立ち上がる時刻t
までの間一時的に不活性状態(ローレベル,0V)となっ
ている。このような間欠的な波形を行選択信号として印
加することで感知増幅器の動作中においてトランジスタ
と同Q がしゃ断状態となり、各データ線、DL,
▲▼とメモリセルおよびダミーセルは完全に分離さ
れることになる。そして、感知増幅が終了してデータ線
のレベルが最終レベルに達した後、列選択用のクロック
信号φのハイレベルへの立ち上がりに同期して再び行
選択信号が活性状態となり、メモリセルへのデータの再
書き込みが行なわれる。このとき、ダミーセルへのデー
タ再書き込みは行なう必要がないので、第2図に示した
φDWRの2回目の活性化(φ同期した立ち上げ)は行
なわなくてもよい。
以上のように、本実施例によれば、感知増幅器の動作中
はメモリセルとダミーセルがデータ線から切り離される
ため、従来方式で生じたデータ線DLと同▲▼との間
での容量アンバランスは解消し、その結果、データ線の
容量アンバランスに起因する感知増幅器の誤動作を考慮
する必要が全く無くなり、感知増幅器の高速化およびメ
モリセルのコンデンサ容量の拡大に対する制限が無くな
る。
発明の効果 本発明のランダムアクセスメモリ装置はメモリセルから
データを読み出す際の感知増幅器の動作中において、一
時的に行選択信号を不活性状態にすることで、感知増幅
動作に対するメモリセル容量の影響を完全に切り離した
ものであり、これにより高速で安定なメモリセルデータ
の読み出し方式が容易に実現でき、高速でかつ高信頼性
を有するランダムアクセスメモリ装置を得ることがで
き、その実用的効果は大きい。
【図面の簡単な説明】
第1図は本発明実施例の単一トランジスタ型メモリセル
を有するダイナミック型ランダムアクセスメモリ装置の
メモリセルと感知増幅器の回路図、第2図は同実施例回
路における各ノードのタイミング波形図、第3図は従来
例回路図、第4図は同従来例回路における各ノードのタ
イミング波形図である。 Q〜Q ……MOSトランジスタ、C〜C……コ
ンデンサ、1……行選択器。

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】行及び列の形でマトリクス状に配列された
    複数個のメモリセルと、前記メモリセルの各列に設けら
    れており関連する行及び列の各メモリセルに接続された
    データ線を有する感知増幅器と、行選択信号と列選択信
    号を与えるためのアドレス入力手段と、前記列選択信号
    に応答して選択された列に関連する前記感知増幅器の信
    号をデータ出力端子に読み出す手段と、書き込み信号に
    応答して前記列選択信号により選択された列に関連する
    前記感知増幅器のデータ線に入力端子のデータを書き込
    む手段と、前記行選択信号の活性時に前記メモリセルと
    前記データ線との間でデータの転送を行なう手段とを有
    してなり、前記行選択信号を、前記感知増幅器の増幅動
    作開始時に一時的に不活性状態にするための信号間欠手
    段とをそなえたことを特徴とするランダムアクセス型メ
    モリ装置。
JP60024843A 1985-02-12 1985-02-12 ランダムアクセス型メモリ装置 Expired - Lifetime JPH0664908B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60024843A JPH0664908B2 (ja) 1985-02-12 1985-02-12 ランダムアクセス型メモリ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60024843A JPH0664908B2 (ja) 1985-02-12 1985-02-12 ランダムアクセス型メモリ装置

Publications (2)

Publication Number Publication Date
JPS61184787A JPS61184787A (ja) 1986-08-18
JPH0664908B2 true JPH0664908B2 (ja) 1994-08-22

Family

ID=12149494

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60024843A Expired - Lifetime JPH0664908B2 (ja) 1985-02-12 1985-02-12 ランダムアクセス型メモリ装置

Country Status (1)

Country Link
JP (1) JPH0664908B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0612860A (ja) * 1992-06-29 1994-01-21 Toshiba Corp 半導体記憶装置
JP2833359B2 (ja) * 1992-07-29 1998-12-09 日本電気株式会社 Dram回路

Also Published As

Publication number Publication date
JPS61184787A (ja) 1986-08-18

Similar Documents

Publication Publication Date Title
US5274598A (en) Semiconductor memory having improved sensing arrangement
JP2698030B2 (ja) Dram構造
JPS6032911B2 (ja) 半導体記憶装置
JPS5986098U (ja) ダイナミック平衡型センス・アンプを含むメモリ
JPH0352676B2 (ja)
US5033026A (en) Pseudo-static random access memory
US4722074A (en) Semiconductor storage unit with I/O bus precharging and equalization
JPS61142591A (ja) 半導体記憶装置
JPH07107798B2 (ja) ダイナミックランダムアクセスメモリにおけるセンスアンプ駆動装置およびセンスアンプ駆動方法
JPH01130391A (ja) 半導体メモリ
JPH0480479B2 (ja)
JPH04501631A (ja) センシング及びリフレッシングを改善したダイナミックランダムアクセスメモリ
JP2980368B2 (ja) ダイナミック型半導体記憶装置
JPH06101229B2 (ja) ダイナミツク・ランダム・アクセス・メモリ
US4733373A (en) Dynamic memory with improved arrangement for precharging bit lines
JPH0664908B2 (ja) ランダムアクセス型メモリ装置
JP2698232B2 (ja) 半導体記憶装置
JPH0510756B2 (ja)
JP2712175B2 (ja) 半導体記憶装置
JPH01185896A (ja) 半導体記億装置
JPH07147086A (ja) ダイナミック型半導体記憶装置
JP2537948B2 (ja) メモリ装置
JP2522056B2 (ja) センス増幅器駆動方式
JP2600673B2 (ja) 半導体記憶装置
JPH0789435B2 (ja) ダイナミツク型ram