JPS63108267A - 波形表示装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は人力波形をデジタルデータ列にデジタル変換す
る波形表示装置、特に使用者の定義した数式に従って入
力波形のデータ列を処理し、波形として表示する波形表
示装置に関する。

（従来の技術及び発明が解決しようとする問題点）デジ
タルオシロスコープは入力波形をデジタルデータ列にデ
ジタル変換（デジタイズ）して記憶し、その記憶したデ
ータ列を制御して画面上に波形を表示する。高速のマイ
クロプロセッサ（ＭＰＵ）の出現により、デジタルオシ
ロスコープは単にデジタイズ（アナログ・デジタル変換
）した波形データを表示するだけのものではなくなった
。例えば、多チャンネルのデジタルオシロスコープのＭ
ＰＵは２つの波形データ列を加算して第３のデータ列を
発生し、２つの入力波形の和を表わす第３の波形として
表示することができる。この機能は、例えば２つの入力
波形を加算する変調回路の特性試験等に役立つ。この場
合、オシロスコープは変調回路の入出力波形をデジタイ
ズし、２つの入力波形を加算してからこの変調回路出力
の予想波形として表示できる。この変調回路の実際の出
力波形も一緒に表示されれば、変調回路出力の予想波形
と実際の波形との違いが簡単に観測できる。

どのような電子回路でも入出力間の伝達関数によってモ
デル化が可能であり、且つＭＰＵは任意の関数に従って
記憶した波形データ列を組合せるようにプログラム可能
なので、適当なプログラムを持つＭＰＵを内蔵したデジ
タルオシロスコープは、各種の電子回路の出力の予想波
形及び実際の波形を表示することができる。

しかし、ＭＰＬＪは入力信号の変化に対応して波形デー
タを計算し直すのにある程度の時間を要する。この再計
算の時間は画面更新の間の時間と比較してかなり長くな
り得るので、オシロスコープが入力データの変化に応じ
て計算した波形を表示するまでに、かなりの長時間を要
することもあり得る。全波形データ列を計算し直すまで
の期間中に、オシロスコープの画面は数回の更新が成さ
れ、各画面更新後の表示波形は一部が人力信号の変化前
に計算されたデータの表示となり、残りが入力信号変化
後に計算されたデータの表示となる。波形データ列は順
次連続的に再計算されるので、波形の連続的区分が各画
面更新の間に再計算されるにつれて画面上の表示波形は
「蛇」のように蛇行変化する。このような低速の波形再
計算及び表示更新とその表示更新による波形の蛇行変化
は、表革波形を観測している操作者にとって煩しく感じ
られる。操作者が人力波形又は他のパラメータを調整し
て表示波形を所望の波形に変化させようとしている時に
は、特にオシロスコープのこのような低速で煩わしい波
形変化が障害となる。

従って、人力データの変化に伴って計算された波形デー
タの変化した波形を迅速に表示し、表示波形の煩わしい
変化を解消できる波形データの再計算及び表示をする方
法及び装置の実現が待たれている。

本発明の目的は、画面上の波形表示を制御する波形デー
タ列を計算する改良された波形表示装置を提供すること
である。

〔問題点を解決するための手段及び作用〕本発明の１つ
の側面によれば、ＭＰＵを内１銭したデジタルオシロス
コープは使用者が定義した数式に従って人力データを処
理し、波形データ列を計算し、画面上に「処理済」波形
として表示する。

この表示は人力データの変化に応じて生じる波形データ
列の変化を表示する為、周期的に更新される。この処理
済波形データ列は、その波形データ列のＮｌｌ５毎のデ
ータを順次計算する所謂「等価時間」計算バスの期間に
計算される。各計算バス期間毎に計算される波形データ
は、波形データ列の各データがＮ回の計算バス中に１回
ずつ計算されるように選択され、人力波形データが変化
すると、Ｎ回の計算パスの実効後に処理済波形表示は完
全に更新される。波形データ列の各区分のＮＩＩＮのデ
ータ毎に１　＋ＩＮのデータが第１計算バス期間中に再
計算されるので、第１計算バスの実行後に再計算される
波形全体の概略波形が表示される。この第１計算バス後
の概略波形によって入力データの変化後に計算される波
形全体の実際の形状が殆んど即座に表示される。

本発明の別の側面によれば、各計算パスの期間が表示更
新の周期に略等しくなるようにＮの値が選択される。従
って、第１計算バス期間中に各波形区分のＮ個毎のデー
タにつき１個のデータが計算されて生成される概略波形
は、人力データの変化後、１回か２回の画面更新の範囲
内で表示されるので、入力データの変化に応答して明瞭
なリアルタイム（実時間）の表示が得られる。この再計
算される波形の概略波形は、計算パスが順次実行される
に伴い、表示が順次更新される毎に、次第にデータ点に
よって満たされていく。各計算パスの期間が画面更新の
周期に略等しくなるようにＮの値を選択すると、入力デ
ータの変化後の第１画面更新後に表示される再計算波形
の概略波形は、その波形の全長に亘って表示される。こ
の時、この概略波形を形成する再計算波形のデータ点の
数は最大となる。

本発明の他の側面によれば、各計算バス期間中に順次再
計算される波形データの中の第１データは擬似ランダム
に選択されるので、人力データの変化後の計算バス期間
中に概略波形が順次データ点で満たされていく過程で、
観測者は何ら気になるパターンによって煩わされること
がない。各画面更新の間に等価時間計算パスを使用する
ことにより、波形更新の際に画面を横切る波形の蛇行変
化を除去し、各計算バスの第１データを擬似ランダムに
選択することにより、表示波形の連続区分が再計算され
たデータ点で満たされる際の目障りな蛇行変化又は他の
パターンの発生を除去している。

本発明の他の側面によれば、入力データの変化後に処理
済波形表示は消去され、その後波形のデータ点が再計算
されるにつれて、その波形が再表示される。従って、入
力データが変更されると、以前の波形表示は即座に消去
され、その直後に第１計算バスで再計算された波形の概
略波形が再表示され、その概略波形はその後の計算バス
の実行に伴って次第にデータ点で満たされていく。以前
の波形を消去することによって、使用者は表示された再
計算波形の概略波形をより簡単に観測できる。

〔実施例〕

第１図は本発明に係るデジタル・オシロスコープ（１０
）のブロック図である。デジタイザ（１２）は被試験装
置（１）Ｕ’Ｔ’）　　（１１）から入力されるアナロ
グ波形をサンプリング且つデジタイズして、そのアナロ
グ波形を表わすデジタル・データ列をメモリ管理装置（
ＭＭＵ）（１４）に送る。ＭＭＵ（１４）はこの波形デ
ータ列をランダム・アクセス型波形メモリ　（１６）に
格納してから、その波形データを表示コントローラ（１
８）に送る。表示コントローラ（１８）は人力する波形
データを表示制御データに変換し、その表示制御データ
を表示メモリ　（１９）に格納し、その格納したデータ
をＣＲＴ（２２）上の波形表示を制御する表示ドライバ
（２０）に送る。

ＭＰＵ（２４）は使用者からの命令に従ってデジタイザ
（１２）　、　ＭＭＵ　（１４）及び表示コントローラ
（１８）を制御する。使用者はキーボード制御つまみ等
を用いて命令をコンピュータ・バス（２５）を介してＭ
ＰＬＪ（２４）に送る。ＲＡＭ（２Ｂ）及びＲＯＭ（３
０）もバス（２５）に接続している。ＲＯＭ（３０）の
中には、ＲＡＭ（２８）に一時的にデータを格納するＭ
ＰＵ（２４）の動作を制御するプログラムが格納されて
いる。

デジタイザ（１２）はＤＵＴ（１１）から人力する異な
る波形を最大１４個まで同時にサンプリングし、その波
形データ列をＭＭＵ（１４）に送る。ＭＭＬＪ（１４）
はこのデータ列を波形メモリ　（１６）の隣接するアド
レスの組に別々に格納する。波形メモリ（１６）は過去
にデジタイズした数百間の波形を表わすデータを格納で
きる程の充分な容量（例えば５１２キロバイト）を有す
る。オシロスコープ（１０）は、波形メモリ　（１６）
に格納した波形を選択して異なる波形を同時に例えば８
個まで表示できる。

ＭＰＵ（２４）から制御データを受けてＭＭＵ（１４）
は、デジタイザ（１２）から入力する波形データ列を波
形メモリ　（１６）のどこのアドレスに格納するかを決
め、波形メモリ　（１６）内のどの波形データ列を表示
コントローラ（１８）に送るかを決め、その波形データ
によって表示コントローラ（１８）がいつ画面上の表示
波形を更新するか決める。ＭＰＵ（２４）はＭＭＵ（１
４）を介して表示コントローラ（１８）に図形情報及び
文字情報も送り、波形表示と共に両面上に図形情報及び
文字情報も表示する。ＭＰＵ（２４）はＭＭＵ（１４）
を介してデジタイザ（１２）の動作パラメータを誠整し
、デジタイザ（１２）の出力する波形データ列を波形メ
モリ　（１６）のどのアドレスに格納するかを決める。

本発明によれば、ＭＰＵ（２４）は、デジタイザ（１２
）からの波形データ列がデジタイザ（１２）への実際の
人力波形を表わすのと同様に、模擬波形を表わす処理済
波形データ列を発生する。ＭＰＵ（２４）は使用者入力
装置（２６）を介して使用者が特定した数式に従ってこ
の処理済み波形データ列の各データ値を計算する。この
数式に従って、波形メモリ　（１６）内のデジタイズさ
れた波形データ又は処理済波形データから選択した値を
独立変数として処理し、使用者が制御つまみ等の入力装
置（２６）を使って設定した整数や浮動小数点定数を処
理する。また、この数式としてＲＯＭ（３０）に格納さ
れている関数群を使用してもよい。例えば、加算、減算
１乗算、除算、平方根、指数関数、三角関数などの種々
の関数がある。ＭＰＵ（２４）は８個までの処理済波形
データ列を発生し、各データ列を使用者が定義した数式
に従って別々に計算し、そのデータ列をインターリーブ
方式でＭＭＬＩ（１４）に送る。ＭＭＵ（１４）はこの
データ列を波形メモリ　（１６）に格納し、その後表示
コントローラ（１８）ニ送ッテＣＲ’ｒ（２２）　ニ表
示させる。

以上の説明から明らかなように、第１図のデジタルオシ
ロスコープ（１０）のデジタイザ（１２）。

表示コントローラ（１８）及びＭＰＵ（２４）からの波
形メモリ　（１６）へのアクセス要求は全て競合関係に
ある。例えば、デジタイザ（１２）がデジタイズした波
形データも波形メモリ　（１６）に格納したい場合と、
ＭＰＵ（２４）が処理済波形データを波形メモリ　（１
６）に格納したい場合と、表示コントｌコーラ（１８）
が波形メモリ　（１６）からデータを読出したい場合と
が同時に起こり得る。このようなメモリアクセスの要求
が競合すると、波形データを高速で発生し、格納し、表
示する能力即ち、オシロスコープの実時間処理性能が制
限されてしまう。ＭＭＵ（１４）はデジタイザ（１２）
、表示コントローラ（１８）及びＭＰＬＩ（２４）から
のこのような競合要求を調整する。更に、波形メモＩＪ
　　（１６）及びＭＭＵ（１４）によって、単一のメモ
リアクセス期間中に上記のどの２つの装置から同時に波
形メモリ　（１６）のアクセス要求があっても許容でき
るので、オシロスコープの実時間処理性能が改否される
。

波形メモリ　（１６）は、メモリアドレス空間の奇数メ
モリアドレスの全てにデータを格納する奇数バンク（１
６ａ）と、メモリアドレス空間の偶数メモリアドレスの
全てにデータを格納する偶数バンク（１６ｂ）に分けて
いる。メモリアドレスの最下位ビットの状態（論理１又
は０）にってアドレスが奇数か偶数かが決まる。各バン
クは独立して別々のデータ線、アドレス線及び制御線を
介してＭＭＵ（１４）と接続しているので、互いに無関
係にアクセス可能である。データ処理装置〔例えばデジ
タイザ（１２）、表示コントローラ（１８）。

ＭＰＵ（２４）等〕が隣接するメモリアドレス列に対し
てデータワード列を書き込み又は読出しをする時にはバ
ンク（１６ａ）及び（１６ｂ　）は交互にアクセスされ
る０例えば、第１データワードが奇数メモリバンク（１
６ａ）の奇数アドレスに書き込みまれると、第２データ
ワードは偶数メモリバンク（Ｌ６ｂ）の次の偶数アドレ
スに書込まれ、その次の第３データワードは奇数メモリ
バンク（１６ａ）の次の１１数アドレスに書込まれると
いう様に続く。

２つのデータ処理装置が同時に波形メモリ　（１６）に
データを書込もうとする場合には、ＭＭＵ（１４）が偶
数バンク及び奇数バンクを制御して、１メモリアクセス
サイクル期間中に第１データ処理装置が奇数バンク（１
６ａ）に書込み、第２データ処理装置が偶数バンク（１
６ｂ）に書込む。次のメモリアクセスサイクル期間中に
は、今度は第１データ処理装置は偶数バンク（１６ｂ）
に書込み、他方第２データ処理装置は奇数バンク（１６
ａ）に書込む。

このような方法によって、各データ処理装置は他の装置
のメモリの書込み又は読出しを実質的に妨げることなく
波形メモリ　（１６）に対し、データの書込み又は読出
しを実行できる。

・　メモリバンク（１６ａ）及び（Ｌ６ｂ）は夫々２５
６に×１６ビツトワードの容量を有する。第２図は第１
図の波形メモＩＪ　（１６）の奇数バンク（１６ａ）を
詳細に示したブロック図である。〔波形メモリ　（１６
）の偶数バンク（１６ｂ）もこの奇数バンクと実質的に
同等の構成なのでここには示していない。〕奇数バンク
（１６ａ）は６４ＫＸ　４ビツトのＤＲＡＰの対（ペア
）　　（３２）　／　（３３）　、　　（３４）　／　
（３５）　、　　（３６）／（３７）及び（３８）　／
　（３９）の４組を含んでいる。

８ビツトのアドレスバス（１５）及び１６ビツトのデ−
タバス（１７）の８ビツトが各Ｄ）？ＡＭ対のアドレス
端子及びデータ端子に印加される。行アドレスストロー
ブ（ＲＡＳ）の反転信号ＲＡＳ″　（片部は所謂アクテ
ィブ・ロー信号を表わす）及び書込ストローブ（ＷＲＩ
Ｔｌｌりの反転信号−１ｉ１Ｔビは第１図のＭＭＵ（１
４）から各ＤＲＡＭの書込制御入力及びＲＡＳ入力に供
給される０列アドレスストローブ（ＣＡＳ）の反転信号
の１つＨＨＣＡＳ″はＤＲＡＭ対（３２）　／　（３３
）のＣＡＳ入力を制御する。他方、他ノ反転ＣＡＳ信号
ＨＬＣＡＳ’　、　　ＬＩＩＣＡＳ’及びＬＬＣＡＳ”
は夫々ＤＲＡＭ対（３４）　／　（３５）　、　　（３
６）　／　（３７）及び（３Ｂ）　／　（３９）のＣＡ
Ｓ入力を制御する。

ＤＲＡＭ対のどれかにメモＩＪ　ｆ込（又は続出）動作
をさせて、８ビツトのデータワードを選択したアドレス
に書込む（又は読出す）場合には、そのＤＲＡＭ対に接
続しているデータバス（１７）の８本の線に８ビツトの
データワードを印加し、ＷＲＩＴＥ’信号を書込又は読
出動作するように設定し、選択したアドレスの第１の８
ビツトをアドレスバス（１５）に接続し、ＲＡＳ’信号
を供給し、このアドレスの第２の８ピントをアドレスバ
ス（１５）に接続し、それから適当なＣＡＳ信号を供給
する。

２組のＤＲＡＭ対の選択したアドレスに１６ビツトのデ
ータワードを書込む（又は読出す）場合にも、次の事項
を除けば同様の手順で実行される。即ち、８ビツトでは
なく　１６ビツトのデータワードは２組のＤＲＡＭ対に
接続している１６ビツトのデータバス（１７）に印加さ
れ、この２組のＤＲＡＭ対を制御するＣＡＳ信号が同時
に供給されるという事である。

再び第１図を参照して、ＭＰＵ（２４）は波形メモリ　
（１６）に対して８ビット或いは１６ビツトのデータワ
ードを書込み或いは読出すことができる。

ＭＰＵ（２４）が波形メモリ　（１６）の特定の８ビツ
トのアドレスをアクセスする為には、ＭＭＵ（１４）に
は少くとも１９アドレスビツトがなければならない。即
ち、１アドレスビツトが奇数バンクか又は偶数バンクの
どちらかがアクセスされるが指示し、２アドレスビツト
がＤＲＡＭのどの対がアクセスされるか（即ち、４つの
ＣＡＳ信号のどれが供給されるか）を指示し、８アドレ
スビツトが選択されたＤ）ＩＡＭのアクセスされる格納
位置の行アドレスを指定し、他の８アドレスビツトがそ
のＤＲＡＭの格納位置の列アドレスを指定する。デジタ
イザ（１２）及び表示コントローラ（１８）が１６ビツ
トワードを用いて波形メモリ　（１６）をアクセスする
場合には、１８アドレスビツトだけあればよい。何故な
らば、２組のＣＡＳ線対（ＨＨＣＡＳ”　、！：　ＨＬ
ＣＡＳ’　、又はＬＨＣＡＳ’とＬＬＣＡＳ″）のどち
らの対にストローフ′信号を供給するか決めるには１ビ
ツトで足りるからである。

第３図には、第１図の奇数バンク（１６ａ）、偶数バン
ク（１６ｂ）、デジタイザ（１２）　、表示コントロー
ラ（１８）及びＭＰＵ（２４）とＭＭＬＩ（１４）を相
互接続している制御線、データ線及びアドレス線をより
詳細に示している。デジタイザ（１２）は１６ビツトの
データ／アドレス共通バス（ＤＡＴＡＡＤ叶Ｂｕｓ）を
介してＭＭＵ（１４）にデータ及びアドレス信号を送る
。デジタイザ（１２）はメモリバンクの一方にデータを
格納する為にＭＭＬＩ（１４）に１６ビツトデータワー
ドを送る￥−備ができると、ＭＭＵ（１４）に要求信号
（ＲＥＱ）を送る。ＭＭＵ（１４）はデジタイザ（１２
）からのアドレス信号を受ける準備ができると、ＳＥＮ
口ＡＤ叶信号をデジタイザ（１２）に送り、この結果デ
ジタイザ（１２）はデータ／アドレスバスにアドレス信
号を出力−する。

この５ＥＮＤ　ＡＤＤＲ信号の後縁で、ＭＭＵ（１４）
は指定されたアドレスを内部レジスタに格納し、１？定
応答信号（ＤＡ’ｌ’Ａ　ＡＣに）をデジタイザ（１２
）へ送る。

このＩＩＡＴＡ　Ａ（Ｊ信号を受けると、デジタイザ（
１２）は１６ビツトデータワードをバスに出力する。Ｄ
ＡＴＡへ（Ｊ信号の後縁で、ＭＭＵ（１４）はこのデー
タワードを別の内部レジスタに格納する。この時点でデ
ジタイザ（１２）は、ＭＭＵ（１４）に送る別のデータ
ワードがあれば、別の要求信号（ＲＥ　Ｑ）を出力して
もよい。

デジタイザ（１２）がＭＭＵ（１４）に送るデータ／ア
ドレス信号は１６ビツトだけであるが、波形メモＩＪ　
　（１６）のデータ格納位置を指定するには１８ビツト
のアドレスが必要である。この追加ビットのアドレス信
号は波形メモリ　（１６）をアクセスする前にＭＭＵ（
１４）から出力される。デジタイザ（１２）は波形メモ
リ　（１６）内の１４個の所定エリアの任意のエリアに
データを書込んでもよく、デジタイザ（１２）の出力す
る１６ビツトのアドレス信号によって、データワードを
格納する所定メモリ領域内の特定のアドレスが指定され
る。このデータを格納するメモリ領域はデジタイザ（１
２）から１６ビツトアドレス信号と共にＭＭＵ（１４）
に送られる４ビツトの’ｒ　Ａ　Ｇデータによって指定
される。

ＭＰＵ（２４）からＭＭＵ（１４）に供給されるデータ
によってメモリ内の特定領域を指定する方法については
後述する。　゛ ＭＭＵ（１４）がデジタイザ（１２）に制御データを送
るとき、デジタイザ（１２）がＭＭＵ（１４）にデータ
送信要求信号（ＲＥＱ）を出力していない場合には、Ｍ
ＭＵ（１４）はこの制御データをＤＡＴＡＡＤＤＲＢｕ
ｓに出力し、且つ５ｔＥＮＴ信号も出力してデジタイザ
（１２）にこの制御データを読込ませる。

表示コントローラ（１８）は波形メモリ　（１６）に格
納された波形データ、図形データ及びメツセージをＭＭ
Ｕ（１４）を介して受は取る。Ｍ　Ｉ）、　Ｕ　（２４
）からの命令に応じて表示コントローラ（１８）はＭＭ
Ｕ（１４）を介して波形メモリ　（１６）にデータを書
込んでＭＰＵ（２４）が後でアクセスできるようにして
もよい。この機能は例えば「画面ダンプ」を実行する場
合に有効である。即ち、ＭＰＵ（２４）が表示コントロ
ーラ（１８）に、第１図の表示メモリ　（２９）の現在
の内容を波形メモリ　（１６）に格納させ、後でＭＰＬ
Ｉ（２４）はこの表示データを読出して第Ｆ図のバス（
２５）に接続しているプリンタを用いて画面表示の画像
をプリントさせてもよい。

第３図の波形メモリ　（１６）及び表示コントローラ間
のデータのタイミング及び流れ方と、これらのデータを
格納するための適当なメモリアドレス信号の発生とは、
ＭＰＬＪ（２４）からの情報に従ってＭＭＵ（１４）に
よって制御される。表示コントローラ（１８）が波形メ
モリ　（１６）内の波形データ。

図形データ或いはメツセージデータを受は取っていない
時、表示コントローラ（１８）はＭＭＵ（１４）に＾ν
ＡＩＬ信号を送る。その後、ＭＭＵ　（１４）　カ表示
コントローラ（１８）に１６ビツトデータワードを送る
準備ができると、ＭＭＵ（１４）はメモリ内のデータを
表示コントローラ（１８）に接続したデータバスに出力
し、５ＥＮＴ信号も表示コントローラ（１８）に送って
表示コントローラ（１８）にこのデータを読込ませる。

表示コントローラ（１８）が波形メモリ　（１６）にデ
ータを格納する為にデータをＭＭＵ（１４）に送る時、
表示コントローラ（１８）はデータをデータバスに出力
すると共に要求信号（ＲＥＱ）をＭＭＵ（１４）に送る
。その後、ＭＭＵ（１４）がそのデータを波形メモリ　
（１６）の予め定めたアドレスに格納すると、表示コン
トローラ（１８）に肯定応答信号（Ａ　ＣＫ）を出力し
てデータを受取ったことを示す。

ＭＰＵ（２４）としてはインテル製８０２８６型が好適
である。ＭＰＵ（２４）は１６ビツトデータバス。

２３ビツトアドレスバス及び多数の制御線及び割込線を
介してＭＭＵ（１４）と接続している。ＭＰＵ（２４）
及びＭＭＬＩ（１４）間の情報更新はＭＰＵ（２４）の
ＣＬＯＣＫ信号に同期している。ＭＰ［Ｊ（２４）が波
形メモリ　（１６）にデータを書込む時、ＭＭＵ（１４
）に接続している・アドレスバス及びデータバスに夫々
アドレス信号及びデータ信号を出力すると共にｓｏ’制
御信号も出力して、ＭＭＵ（１４）にＭＰＵ（２４）か
らのアドレス信号及びデータ信号を読込ませ、ＭＰＵ（
２４）へのＳ　ＲＤ　Ｙ信号を停止させる。その後、Ｍ
ＭＵ（１４）はこのデータを波形メモリ　（１６）ニ格
納し、Ｍ　Ｐ　Ｕ　（２４）　ヘ（７）ＳＲＤＹｆ３号
を出力する。

ＭＰＵ（２４）が波形メモリ　（１６）からデータを読
出す場合には、アドレスバスにそのデータのアドレス指
定をするアドレス信号を出力し、ＭＭＵ（１４）へ３１
°制御信号も出力する。この結果、ＭＭＵ（１４）は５
ＲＤＹ信号を停止し、波形メモリ（１６）からアドレス
指定されたデータを続出し、そのデータをデータバスを
介してＭＰＬＩ（２４）へ送り、その後５ＲＤＹ信号を
再出力する。この５ＲＤＹ信号が再出力されると、ＭＰ
Ｕ（２４）はデータバスのデータを読込む。メモリの続
出し又は書込み動作中に、ＭＰＵ（２４）は８ビット或
いは１６ビットのデータワードを用いて波形メモリをア
クセスしてもよい。ＭＰＵ（２４）が８ビツトのデータ
ワードのみを用いる場合、ＭＰＵ（２４）はＭＭＵ（１
４）にバイト・ハイ・イネーブル（Ｂ）（Ｅ’）信号を
出力する。

ＭＰＵ（２４）はＭＭＬｊ（１４）内の種々のアドレス
指定可能レジスタにデータを書込んでもよい。

詳細については後述するが、これらのレジスタに格納さ
れたデータによって、波形メモリ　（１６）及び表示コ
ントローラ（１８）間の波形データ、図形データ及び表
示データの移動中と、波形メモリ（１６）からデジタイ
ザ（１２）への命令データの移動中にデジタイザ（１２
）及び表示コントローラ（１８）が波形メモリ　（１６
）をアクセスする場合に発生するアドレス信号が制御さ
れる。ＭＰＵ（２４）はデータバス及びアドレスバスに
夫々データ及びレジスタのアドレス信号を出力してこれ
らのレジスタにデータを書込み、その後Ｍ／１０’信号
を停止し、他方ＳＯ片倍信号出力する。Ｍ／１０’信号
の停止によって、データバス上のデータは波形メモリ　
（１６）ではなくレジスタに書込まれるべき事と、アド
レスバス上のアドレス信号によってデータを格納するレ
ジスタが指定される事とがＭＭＵ（１４）に指示される
。ＭＭＵ（１４）はＭＰＵ（２４）に入力する３つの割
込信号（ＩＮＴＩ乃至ＩＮＴ３）も制御する。割込信号
ｌＮＴｌは、デジタイザ（１２）がＭＰＵ（２４）に送
るメツセージを有することをＭＰＵＣ２４）に指示する
０割込信号ＩＮＴ２は、ＭＭＵ（１４）が表示コントロ
ーラに対してデータ列の入出力を完了した事、又はＭＭ
Ｕ（１４）がデジタイザ（１２）へのデータ列の出力を
完了した事を指示する０割込信号ＩＮＴ３は表示コント
ローラ（１８）がデータを送信する為に要求信号（ＲＥ
Ｑ）を出力したことを指示する。これらの割込動作の詳
細については後述する。

第４図に示したＭＭＵ（１４）の詳細なブロック図は３
つのインターフェース（Ｉ／Ｆ）ボート及び１対のＤＲ
ＡＭコントローラを含んでいる。デジタイザＩ／Ｆボー
ト（４０）は第１図のデジタイザ（１２）と接続し、Ｍ
ＰＵＩ／Ｆポート（４２）はＭＰＵ（２４）と接続し、
表示１／Ｆボー）（４４）は表示コントローラ（１８）
と接続している。奇数ＤＲＡＭコントローラ（４６）は
第１図の奇数ＤＲＡＭバンク（１６ａ）を制御し、偶数
ＤＲＡＭコントローラ（４８）は偶数ＤＲＡＭバンク（
１６ｂ）を制御する。

デジタイザ（１２）が波形メモリ　（１６）に波形デー
タワードを書込む為に要求信号（ＲＥＱ）を出力すると
、デジタイザＩ／Ｆボート（４０）は、その波形データ
を奇数又は偶数のどちらのＤＲＡＭバンクに書込むかを
決めるデータの入っているメモリアドレスの最下位ビッ
トを確認する。デジタイザ１／Ｆボート（４０）は２ビ
ツトの奇数要求信号（ＯＲＥＱ）を奇数ＤＲＡ？ｌコン
トローラ（４６）に送り、２ビツトの偶数要求信号（Ｅ
ＲＥ（１）を偶数ＤＲＡＭコントローラ（４８）に送る
。０１？圓及びヒＲＥＱの２ビツトの一方のビットの状
態によってデジタイザ（１２）がメモリ読出しを要求し
ているかどうかが指示され、他方のビットの状態によっ
てメモリ書込を要求しているかどうかが指示される。

ＭＰＵ（２４）がＳＯ″信号を出力してメモリ書込動作
が開始されると、ＭＰＵＩ／Ｆボート（４２）はＭＰＵ
（２４）が出力したアドレス信号からデータを偶数バン
ク又は奇数バンクのどちらかに書込むかを決めて、偶数
及び奇数のＤ）？ＡＭコントローラ（４６）及び（４８
）ニ適当なＥＲＥＱ及び０ＲＥＱ（７）　１ビット信号
を送り、どちらのメモリバンクにデータを格納するかを
指示する。ＭＰＵＩ／Ｆボー）（４２）は、ＭＰＵ（２
４）からデータとして受けＭＰＵ１／Ｆボート（４２）
のレジスタに格納したアドレス信号の開始アドレスから
終了アドレスまでの一連のアドレス信号を発生する順次
アドレス発生器（ＳＡＧ”）も含んでいる。このアドレ
ス列を用いて、記憶データ列をデジタイザ（１２）へ送
る際に波形メモリ　（１６）のアドレス指定をする。Ｓ
ＡＧがアドレス信号を１個発生する毎にＳＡＧアドレス
の最下位ビット（ＡＯ）がデジタイザＩ／Ｆボート（４
０）に送られ、デジタイザ　Ｉ／Ｆボート（４０）はそ
のＡＯピントからどちらのＤＲ／ＩＭバンクをアドレス
指定するが決め、その後、ｈｌ？Ｉ４Ｇ及び０ＲＥＱの
信号の各ビットを設定する。

データを波形メモリ　（１６）から読出して第１図の表
示コントローラ（１８）に送る場合、或いは表示コント
ローラ（１８）からのデータを波形メモリ（１６）に書
込む場合にも、波形メモリ　（１６）のアドレス指定を
するのにＳＡＧを利用してもよい。

従って、ＳＡＧアドレスの最下位ビットＡＯも表示１／
Ｆポート（４４）に入力し、表示１／Ｆボー）　（４４
）はそのＡＯビットから偶数又は奇数のどちらのバンク
をアクセスするか決め、２ビツトの０１？Ｈｕ及びＢＲ
Ｈｕ信号のビット状態を設定して奇数及び偶数のＤ）Ｉ
ＡＩ’ｌコントローラ（４６）及び（４日）に送り、ど
ちらのバンクがアドレス指定され、読出し又は書込みの
どちらの動作が実行されるかを指示する。ＳＡＧアドレ
スを用いたメモリアクセスをいつ完了するかを指定する
為に、口ＲＡＭコントローラは各１／Ｆポートにワード
終了（Ｆ、ＯＷ）信号を送る。

ＭＭＵ（１４）は１対のカウンタ（５０）及び（５２）
も含み、これらカウンタは夫々システムクロック（５Ｙ
ＳＣＩＪ）を計数し、この５ＹＳＣＬにのＮ計数毎に出
力パルスを発生する。カウンタ（５０）の出力パルスは
フリップフロップ（ＦＦ）　　（５４）をセットし、他
方、カウンタ（５２）の出力パルスは別０ＦＦ（５６）
をセットする。ＦＦ（５４）のＱ出力は奇数ＤＲＡｒＲ
ＡＭコントローラ）へ０ＲＥ１１人力として印加され、
奇数口ＲＡＭコントローラ（４６）は奇数ＤＲＡＭバン
クの波形メモリ・リフレッシュ動作を開始する。

同様に、ＦＦ（５６）のＱ出力は偶数口ＲＡＭコントロ
ーラ（４８）へＨＲＥＯ入力として印加され、偶数口Ｒ
ＡＭコントローラ（４８）は偶数ＤＲＡ？＋バンクの波
形メモリ・リフレッシュ動作を開始する。口ＲＡＭコン
トローラはリフレッシュ動作を開始後、リフレッシュ要
求信号（ＯＲＩＩ！（ｌ又はＥＲＩＥ口）を送ってきた
ＦＦ（５４）又はＦＦ（５６）にリセット信号を送る。

口ＲＡＭコントローラ（４６）及び（４８）が夫々内蔵
している調停回路はＦＦ（５４）及び（５６）やＩ／Ｆ
ボート（４０）　、　　（４２）及び（４４）からのＯ
ＲＥ口信号及びＥＲＨＱ信号を監視し、多重アクセス要
求を受けた時に、対応しているＤＲＡＭへの読出し、書
込み及びリフレッシュのアクセスを調整する。メモリバ
ンクのアクセスが完了する毎に、そのバンクのＤ）ＩＡ
Ｍコントローラは全ての要求信号の状態を確認して、優
先順に要求を受は入れる。最も優先順位の高いのはメモ
リ・リフレッシュ要求信号であり、２番目に優先順位が
高いのは第１図のデジタイザ（１２）へのメツセージの
アクセス要求信号である。

他の全てのアクセス要求信号は最低優先順位を交互に共
有している。デジタイザ１／Ｆボート及び表示１／Ｆポ
ートが夫々同じメモリバンクのアクセス要求をした場合
には、そのバンクの口ＲＡＭコントローラは交互に各１
／Ｆポートのメモリアクセスを許容する。

１）ＲＡＭコントローラ（４６）及び（４８）が夫々内
蔵しているデータ切換回路はデジタイザ１／Ｆボー）　
（４０）からのデータバスＣＤＩＧ　ＤＡＴＡ）　、又
はＭＰＵＩ／Ｆボート（４２）からのデータバス（ＭＰ
Ｕ　ＤＡＴＡ）　、又は表示１／Ｆポートからのデータ
バス（Ｄｉｓ　ＤＡＴＡ）を選択的に対応しているＤＲ
ＡＭバンクのデータ線に接続する。各口ＲＡＭコントロ
ーラが更に内蔵しているアドレス切換回路は、ＤＲＡＦ
Ｉバンクの８本のアドレス線を、デジタイザ　［／Ｆボ
ート（４０）からのデジタイザアドレスバス（ＤＩＧ　
ＡＤＤ）ｌ）又はＭＰＵＩ／Ｆボート（４２）からのＭ
ＰＵ７ドレスハス（ＭＰＵ　ＡＤＤＲ）　、又はＭＰＵ
１／ｌ’ボート（４２）からのＳＡＧアドレスバス（Ｓ
ＡＧ　ＡＤＤ）ｌ）の中のいずれか８本の線に選択的に
接続する。口ＲＡＭコントローラがＩ／Ｆボートのアク
セス要求を許可すると、要求している　Ｉ／Ｆボートか
らの適当なデータ線及びアドレス線をｌｌＲＡＭバンク
に接続し、適当なＲＡＳ’信号、ＣＡＳ″信号及びＷＲ
ＩＴＥ’信号を出力して要求されたメモリアクセスを実
行する。

？８５図は第４図のＭＰＵＩ／Ｆボート（４２）のより
詳細なブロック図であり、ＭＰＵ（２４）からＳｏ’　
、Ｓｌ’、　ＢＨＥ’及びＭ／Ｉ　Ｏ’の各制御信号を
受けるステートマシン（６０）を含んでいる。このステ
ートマシン（６０）はＭＰｔＪ（２４）からのクロック
信号（ＣＬＯＣＫ　”）によってクロック駆動される。

ステートマシン（６０）がこれら制御信号入力からＭＰ
Ｕ（２４）がメモ＋Ｊ　Ｈｅ出し又は書込みのアクセス
をしようとしているのを判断すると、ステートマシン（
６０）は２ビツトの読出信号及び２ビツトの書込信号の
状態を設定して各ＤＲＡＭコントローラへ送り、８ビツ
ト又は１６ビツトのデータワードを読出すか又は書込む
かを指定する。同時に、ステートマシン（６０）が発生
するアドレス・ラッチ・イネーブル（Ａ　Ｌ　Ｅ）信号
によって、ラッチ（６２）はＭＰＵ＜２４）からのアド
レスバス上の２３ビツトのアドレスの中の１９ビツトを
アドレス線（ＭＰＵ　ＡＤＤ）り上にラッチしてＤＲＡ
Ｍコントローラ（４６）及び（４８）に送る。ＭＰＵ（
２４）からのアドレスバス上の２３ビツトのアドレス信
号はデコーダ（６４）にも入力している。デコーダ（６
４）はアドレスバス上のアドレスが波形メモリ　（１６
）のアドレス空間の範囲内にあるかどうかを示す１ビツ
トの出力Ｃ３′を発生する。このＣ８′ビット信号はス
テートマシン（６０）からのＡＬＥ信号に応じて別のラ
ッチ（６６）によってラッチされる。

ＭＰＵ（２４）からのアドレスビットＡＯ及びＡ１８は
４つのＣＡＳ’信号の中のどの信号をＤＲＡＭコントロ
ーラが発生するかを指示する。また、アドレスビットＡ
２乃至Ａ１７はＤＲＡＭバンク内のメモリ位置をアクセ
スするのに用いる１６ビツトのＤＲＡＭアドレス信号を
発生し、アドレスビットＡ１は偶数又は奇数のどちらの
ＤＲＡＭバンクがアクセスされるかを指定する。アドレ
スビットＡ１はＡＮＤゲート（６８）の１人力となり、
且つ反転器（７２）を介して別のＡＮＩ）ゲート（７０
）にも入力している。

ラッチ（６６）の内容ＬＣ３’は別の反転器（７１）に
反転されてＡＮＤゲート（６８）及び（７０）に夫々別
の入力として供給される。Ａ１が高（商論理状態）でＬ
Ｃ３″ビットが低（低論理状態）ならば、ＭＰＵ（２４
）は波形メモリ　（１６）内の奇数アドレスをアクセス
しようとして、ＡＮＤゲート（６８）の出力が高になり
、０１２Ｅ（ｌ信号が発生して第４図の奇数Ｄ）ＩＡＭ
コントローラ（４６）に送られる。

Ａ１及びＬＣ３”ビットが共に低の時、ＭＰＵ（２４）
は波形メモリ　（１６）の偶数アドレスをアクセスしよ
うとして、ＡＮＤゲート（７０）の出力が高になり、Ｅ
ＲＨＱ信号が発生して偶数ＤＲＡＭコントローラ（４８
）に送られる。ＭＰＵ（２４）が波形メモリ　（１６）
の範囲外のアドレス空間、即ち第１図のＲＡＭ（２８）
又はＲＯＭ（３０）のアドレス空間をアクセスしようと
している時には、ＬＣ３’信号はＥＲＥＱ信号及び０Ｒ
Ｅ（１信号の出力を禁止する。

ＬＣ５に信号はステートマシン（６０）からのＡＬＥ信
号によってクロック駆動するＤ全ＦＦ（７４）のり入力
端にも印加している。ＦＦ（７４）のＱ出力はオーブン
コレクタ型バッファ（７６）を駆動して５ＲＤＹ信号を
出力させてＭＰＵ（２４）に送る。上述のように、ＭＭ
Ｕ（１４）がＭＰＵ（２４）からのメモリ続出又は書込
の要求を実行している途中では、５）ＩＤＹ信号は停止
状態にある。これ以外の時には５）ＩＤＹ信号は常に出
力状態になっている。

ＭＰＵ（２４）の制御により、両ＤＲＡＭコントローラ
がメモリアクセスを実行していない時、偶数及び奇数の
ＤＲＡＭコントローラ（４６）及び（４８）が出力する
ＲＥＡＤＹ信号がＡＮＤゲート（７８）に入力してＦＦ
（７４）のセント信号を発生する。ＭＰＵ（２４）の制
御によりどちらのＤＲＡＭコントローラもメモリアクセ
スを実行していなければ、ＲＨＡＤＹ信号は両方共高に
なり、ＡＮＤゲート（７８）の出力を高に駆動してＦＦ
（７４）をセントするので、５ＲＤＹ信号がＭＰＵ（２
４）に出力されて、ＭＰＵＩ／Ｆボー１−（４２）がＭ
ＰＵ（２４）に対してもっとデータを送受信可能である
ことを示す。その後、ＭＰＵ（２４）が波形メモリ　（
１６）をアクセスする判断をすると、ＭＰＵ（２４）は
アドレスバス上にアドレス信号を出力し、そのアドレス
信号がデコーダ（６４）によって復号化されてＣ８′信
号を発生し、これがラッチ（６６）にラッチされる。ラ
ッチ（６６）出力　ＬＣ５’が低に駆動されると、ＦＦ
（７４）のＱ出力も低に駆動されて、５）ＩＤＹ信号は
停止状態となる。

ＭＰＵＩ／Ｆボート（４２）に内蔵されているデコーダ
（８０）はＭＰＵ（２４）からのデータバス上の入力デ
ータ及びラッチ（６２）にラッチされた入力アドレス信
号を復号化してラッチ（８２）にＩＩＩＩ？ｊの出力信
号を送る。ステートマシン（６０）は、ＭＰＵ（２４）
からのＭ／１０’制御入力信号からＭＰＵ（２４）がメ
モリ空間外の人出力（１０）空間をアクセスしようとし
ていると判断すると、ステートマシン（６０）はｌＯ書
込信号（１０切Ｔ）をラッチ（８２）へ送ってデコーダ
（８０）の１１個の出力信号をラッチさせる。デコーダ
（８０）の出力をラッチした各信号の機能については後
述する。

ＭＰＵＩ／Ｆポート（４２）の順次アドレス発生器（Ｓ
ＡＧ）の部分はアドレスカウンタ（８４）　。

メツセージポインタ・レジスタ（８６）及びメッセージ
長レジスタ（８８）を含んでいる。ＭＰＵ（２４）から
のデータバスはレジスタ（８６）及び（８８）にデータ
を入力する。デコーダ（８０）の出力の中の３つの信号
は、カウンタ（８４）をリセットし、レジスタ（８６）
及び（Ｂ８）へのデータのロードを制御するのに用いら
れる。ＭＰＵ（２４）が波形メモリ　（１６）からデジ
タイザ（１２）か表示コントローラ（１８）にデータ列
の転送を開始しようとする時、或いはＭＰＵ（２４）が
表示コントローラ（１８）から波形メモリ　（１６）に
データ列の転送をしようとｔ６時、ＭＰＵ（２４）は３
つの１０書込動作を実行する。第１１０！込動作では、
ＭＰＵ（２４）はデータ列の第１ワードの波形メモリア
ドレスをメツセージポインタレジスタ（８６）に格納す
る。第２１０書込み動作では、ＭＰＵ（２４）はデータ
列のワードの数を示すデータをメッセージ長レジスタ（
８８）に格納し、第３１０書込動作では、アドレスカウ
ンタ（８４）の計数値を０にリセットする。

Ｄ）ＪＡＭコントローラの一方がＳＡＧのアドレスを用
いて波形メモリのアクセスを完了する毎に、ＭＰＵ１／
Ｆボート（４２）にワード終了（ＥＯＷ）信号を送る。

偶数又は奇数のＤＲＡＭコントローラからのＥＯＷ信号
は、ＯＲゲー１−（９０）に入力し、このＯＲゲートの
出力信号をアドレスカウンタ（８４）が計数する。従っ
て、カウンタ（８４）は、波形メモリ　（１６）に対し
て沓込み又は読出されたデータ列のワード数の計数値を
保持する。アドレスカウンタ（８４）の保持した計数値
とメツセージ・ポインタ・レジスタ（８６）が格納した
開始アドレスが加算器（９２）によって加算され、１８
ビツトのＳＡＧアドレス信号（ＡＯ乃至Ａ１７）を発生
する。比較器（９４）がレジスタ（８８）に格納された
メツセージ長データをカウンタ（８４）の計数値と比較
して、この計数値がメッセージ長の限界値に達した時、
デジタイザＩ／Ｆボート（４０）及び表示１／Ｆポート
（４４）にメツセージ終了（ＲＯＭ）信号を送ってデー
タ転送が終了したことを伝える。このＥＯＭ信号はＭＰ
Ｕ（２４）にも割込信号ＩＮＴ２として戻され、データ
列の転送が完了したことをＭＰＵ（２４）に伝える。

第６図は第４図のデジタイザｌ／Ｆボート（４０）のよ
り詳細なブロック図であり、第３図のデジタイザ（１２
）及びＭＭＵ（１４）間の１６ビツトデータ／アドレス
バスの使用要求の競合を調停するステートマシン（１０
０）を含んでいる。デジタイザ（１２）から送られたメ
モリ書込動作を要求するＲＥＱ信号がＦ）’（１０２）
をセットし、ＦＦ（１０２）のＱ出力がステートマシン
（１００）への１入力（ＷＲ）として供給される。偶数
及び奇数のｌｌＲＡＭコントローラ（４６）　、　　（
４８）がデジタイザ（１２）の要求に応じてメモリ書込
みアクセスを実行している時雨ＤＲＡＭコントローラか
ら出力される一〇ＩＧ信号もステートマシン（１００）
に人力する。更に、メモリアクセス完了時に両ｌｌＲＡ
Ｍコントローラから出力されるＥＯＷ信号、波形メモリ
　（１６）からデジタイザ（１２）へデータ転送を開始
する為に第５図のＭＰＵＩ／Ｆボート（４２）が発生す
る５ＴＡ）１丁信号、及びＳＡＧのアドレス列の終了時
にＭＰＵ１／Ｆボート（４２）が発生するＥＯＭ信号も
ステートマシン（１００）に夫々入力する。

デジタイザ（１２）が波形メモリ　（１６）にデータを
書込もうとする時、１６ビツトのアドレス信号をデータ
／アドレス・バスに出力し、通光なＴＡＧ線を高に駆動
する。これらＴＡＧ線上の１’　Ａ　Ｃデータは、マル
チプレクサ（ＭＵＸ）（１２６）を介して１４個のラン
ダム・アドレス発生Ｗ　（ＲＡＧ）レジスタ（１２０）
の１個を選択するデコーダ（１１Ｂ　）に送られる。こ
れらＲＡＧレジスタ（１２０）の各レジスタは、波形メ
モリ　（１６）内の異なる波形格納領域のベースアドレ
スを格納している。ＲＡＧレジスタ（１２０）が、１０
書込動作中にＭＰＵ１／Ｆボー）　（４２）が出力した
ｌ０ＷＴ信号により書込可能である時、ＭＰＵＩ／Ｆボ
ート（４２）内のデコーダ（８０）が出力した５ビツト
のＲＡＧ信号の中の４ビット信号がアドレス指定する前
に、ＲＡＧレジスタ（１２０）の各レジスタにはＭＰＵ
（２４）からデータバス（ＤＡＴＡ　ＢυＳ）上に出力
されたデータが予め格納されている。５ビツトのＲＡＧ
信号の中でレジスタのアドレス指定をする４ビツトの信
号はＭＵＸ（１２６）に別々の入力として印加され、Ｍ
ＵＸ（１２６）の切換状態はＲＡＧ信号の残る第５のビ
ットが制御する。

デジタイザ（１２）が波形メモリ　（１６）にデータを
書込もうとする時、デジタイザ（１２）　はデジタイザ
１７Ｆボート（４０）にＲＥＱ信号を送り、Ｆ　Ｆ　（
１０２）　＋７）Ｑ出力からステートマシン（１ｏｏ）
に指示信号を送る。ステートマシン（１００）は、ＭＭ
Ｕ（１４）がデータ書込み要求の処理準備ができている
と判断すると、デジタイザ（１２）　、ラッチ＜１１６
）のランチ制御入力端、及びラッチ（１１２）のラッチ
制御入力端に５ＥＮＤ　ＡＤＤＲ信号を送る。この５Ｅ
ＮＤ　ＡＤＤＲ信号により、デジタイザ（１２）はデー
タ／アドレス・バスにアドレス信号を出力し、５ＥＮＤ
　ＡＩＩＤＲ信号の後縁でラッチ（１１６）がデジタイ
ザ（１２）からのデータ／アドレス・バス上の１６ビツ
トのメモリアドレス信号をラッチして、それを加算回路
（１１４）の１人力とする。同時に、ラッチ（１１２）
は’ｌ’　Ａ　Ｇ信号のアドレス指定によってＲＡＧレ
ジスタ（１２０）が出力したベースアドレス信号をラッ
チして、それを加算回路（１１４）のもう１づの人力と
する。加算回路（１１４）は、上記ベースアドレス信号
及びデジタイザ（１２）からの１６ビツトアドレス信号
を合成して、波形メモリ　（１６）のアドレス指定をす
る１８ビツトアドレス信号を発生する。

その後、ステートマシン（１００）はＤＡＴＡ　ＡＣＫ
信号をデジタイザ（１２）へ送り、デジタイザ（１２）
は波形メモリ　（１６）に書込むデータをデータ／アド
レス・バス上に出力する。ＤＡＴ＾＾ＣＫ信号はラッチ
（１１０）の制御入力端にも送られ、ＤＡＴＡ　ＡＣＫ
信号の後縁でラッチ（１１０）はデータ／アドレス・バ
ス上のデータをラッチして、これをＤＲＡ？１ＲＡＭコ
ントローラれたＤＩＧ　ＤＡＴＡ線上に出力する。同時
に、ステートマシン（１００）はＦＦ（１０２）をリセ
ットする。ステートマシン（１００）のＤＡＴＡ＾Ｃに
信号は別のＦＦ（１０４）もセットし、ＦＦ（１０４）
のＱ出力は１対のＡＮＤゲート（１０６）及び（１０Ｂ
）の入力端に接続している。加算回路（１１４）の出力
したメモリアドレス信号のＡＯビットがＡＮＤゲート（
１０６）の別の入力端に印加され、ＡＯビットの信号を
反転器（１０７）で反転した信号がＡＮＤゲー１−（１
０８）の別の入力端に印加される。ＡＮＤゲー）（１０
６）は、デジタイザ１／Ｆポート（４０）の出力する２
ビツト（７）　０ＲＥＱ信号の中の１ビツトを発生して
奇数ＤＲＡＭコントローラ（４６）に送り、この１ビッ
ト信号（ＯＲＩ！Ｑ　（Ｗ　）　）によってデジタイザ
　Ｉ／Ｆボート（４０）がメモリ書込アクセスを要求し
ていることを示す。同様に、ＡＮＤゲート（１０Ｂ）は
２ビツトのＥＲＥｕ信号の中の１ビツトを発生して偶数
ＤＲＡＭコントローラ（４８）へ送り、この１ビット信
号（ＥＲＲ（１（Ｗ　）　’）によってデジタイザ　Ｉ
／Ｆボート（４０）がメモリ書込アクセスを要求してい
ることを示す。

偶数又は奇数のどちらかのＩ）ＲＡＭコントローラがデ
ジタイザ　ｌ／Ｆボート（４０）のメモリ書込アクセス
を許可すると、そのυ）ＩＡＭコントローラはステート
マシン（１００）に−〇ＩＧ信号を送って書込動作が進
行中であることを示す、その後、ステートマシン（１０
０）はＦＦ（１０４）をリセットしてＡＮＤゲート（１
０６）又は（１０Ｂ）の出力を停止して、ＤＲＡＭコン
トローラへの０ＲＩＥ［１（Ｗ　）又はＥＲＢＱ　（Ｗ
　）の供給を停止する。その後、ＤＩＧ　ＤＡＴＡバス
のデータがメモリに格納されると、ＤＲＡＭコントロー
ラはステートマシン（１００）にＥＯＷ信号を送って、
メモリ書込動作の完了を示す。

第５図のＭＰｔＪＩ／Ｐボート（４２）のＳＡＧが出力
するアドレス信号を用いて波形メモリ　（１６）からデ
ータ列を続出してデジタイザ（１２）へ送ることもでき
る。一連の第１アドレス信号がＭＰＵ１／Ｆポート（４
２）からｎｐＡｎコア　＋−ロー−ｙま”ｉ？（７）Ｓ
ＡＧアドレス線上に出力されると、ＳＡＧアドレス信号
のＡＯビフトが第６図のデジタイザＩ／Ｆポート（４０
）に送られ、ＡＮＤゲート（１３０）の第１人力となる
ほか、反転器（１３４）を介して別のＡＮＤ（１３２）
の第１人力にもなる。ＡＮＤゲート（１３０）は２ビツ
トの０ＲＨｕ信号の中の残りの１ビツトを発生して奇数
ＤＲＡＭコントローラ（４６）へ送り、この１ピント信
号（ＯＲＥ口（Ｒ））はデジタイザＩ／Ｆボート（４０
）がメモリ読出動作を要求していることを示す、他方、
ＡＮＤゲート（１３２）も２ビツトのＨＲＥＱ信号の残
りの１ビット信号ＣＥＲ回（Ｒ））を発生して、偶数Ｄ
ＲＡＭコントローラ（４Ｂ）に送り、メモリ読出動作を
要求する。ステートマシン（１００）がＭＰＵＩ／）’
ボート（４２）からの５ＴＡ１２Ｔ信号を検出すると、
ステートマシン（１００）はＡＮＤゲート（１３０）及
び（１３２）の第２人力を両方共高にするので、ＳＡＧ
アドレス信号のＡＯビットの状態によってどちらのＡＮ
Ｄゲートが続出要求信号を出力するかが決まる。続出要
求信号を受ける偶数又は奇数のＤＲＡＭＲ６上ローラは
、続出要求を許可すると、データ／アドレス・バスを介
して０１７６Ｍコントローラからデジタイザ（１２）ま
でデータを送る１６本のＤＩＧ　ＤＡＴＡｉｊｔ上に、
ＳＡＧアドレス信号に指定されたメモリ位置からデータ
ワードを出力する。その後、ＤＲＡＭＲ６上ローラはＥ
ＯＷ信号をステートマシン（１００）に送る。このＥＯ
Ｗ信号に応じて、ステートマシン（１００）は５ＥＮＴ
信号をデジタイザ（１２）へ送り、デジタイザ（１２）
はデータ／アドレス・バス上のデータを読込む。

ステートマシン（１００）はＡＮＤゲート（１３０）及
び（１３２）への出力を高に維持するので、ＥＲＨＱ（
Ｒ）信号と０ＲＨｕ　（Ｒ）信号は、各データ続出動作
後にＳＡＧアドレス信号のＡＯビットが状態を変化する
毎に交互に各叶＾ｉコントローラに送り続けられる。Ｍ
ＰＵ１／Ｆボート（４２）は、ＳＡＧアドレス列の最後
のアドレス信号を発生すると、ステートマシン（１００
）にＲＯＭ信号を送る。

ＲＯＭ信号を受けてから最初のＥＯＷ信号を受けると、
ステートマシン（１００）はＡＮＤゲート（１３）及び
（１３２）への出力信号を停止して、ＤＲＡＭＲ６上ロ
ーラへの要求信号の供給を停止する。

第７図は第４図の表示１／Ｆポート（４４）の詳細なブ
ロック図であり、第１図の波形メモリ　（１６）から表
示コントローラ（１８）までのデータの流れを制御する
非同期型の続出ステートマシン（Ｓ、Ｍ、）（１３４）
と、表示コントローラ（１８）からのデータの流れを制
御して波形メモリ　（１６）に書込む非同期型の書込ス
テートマシン（Ｓ、Ｍ、）　　（１３６）を内蔵してい
る。第５図のＭＰＵＩ／Ｆボート（４２）の発生するＳ
ＡＧアドレス信号を用いて、波形メモリ　（１６）に対
して読出し及び書込みの両方のアクセスを実行する。Ｓ
ＡＧアドレス信号のＡＯビットは、偶数又は奇数のどち
らのＤＲＡＭバンクをアクセスするかを指定する信号で
あり、ＡＮＤゲー）（１３Ｂ）及び（１４４）に直接入
力され、反転器＜１４２）及び（１４Ｂ）を介して信号
がＡＮＤゲー１−（１４０）及び（１４６）に夫々入力
される。ＡＮＤゲート（１３８）の出力は奇数ＤＲＡＭ
コントローラ（４６）にメモリ続出要求を指示する０Ｒ
Ｅ（１（Ｒ）信号であり、他方、ＡＮＤゲート（１４０
）の出力は偶数Ｄ）ＪＡＭコントローラ（４８）にメモ
リ続出要求を指示するＥｌ（ＥＱ　（Ｒ）信号である。

ＡＮＤゲート（１４４）及び（１４６）の出力は、夫々
０ｔｌＩｌ（１（１４）信号及びＥＲＥ（１（Ｗ　）信
号であり、各ＤＲＡＭＲ６上ローラにメモリ書込要求を
指示する。

表示コントローラ（１８）は、波形メモリ　（１６）か
らのデータ受信が可能な場合には、読出Ｓ、Ｍ。

（１３４）にＡＶＡＩＬ信号を出力する。その後、表示
コントローラ（１８）へのデータ送信はＭＰＵＩ／Ｆボ
ート（４２）から続出Ｓ、Ｍ、　（１３４）に人力する
５ＴＡＲＴ　　（ＲＥＡＤ）信号によって開始される。

この５ＴＡＲＴ　（）ｌＥＡＤ）信号を受けると、読出
Ｓ、Ｍ、　（１３４）はＡＮＤゲート（１３８）及び（
１４０）に入力する信号を高にして、ＭＰＵＩ／Ｆポー
ト（４２）の発生するＳＡＧアドレス信号のＡＯビット
の状態に応じて両ＡＮＤゲートの一方がＤＲＡＭＲ６上
ローラに対しＯＲＩ！＋２　（Ｒ’）又はＥＲＥＱ　（
Ｒ）を出力するようにする。この要求信号を受ける偶数
又は奇数のＤＲＡＭＲ６上ローラがこの要求を許可して
表示コントローラ（１８）に接続されたデータバス（Ｄ
ｉｓ　ＤＡＴＡ）上にＳＡＧアドレス信号によって指定
されたデータを出力すると、そのＤＲＡＭコントローラ
はＥＯＷ（ＥＶＥＮ）信号又はＥＯＷ（ＯＤＤ）信号を
発生してＯＲゲート（１５０）に入力として供給する。

これに応じて、ＯＲゲート（１５０）は表示コントロー
ラ（１８）にＡＣＫ信号を送り、データバス上のデータ
を表示コントローラ（１８）に読込ませる。このＡＣＫ
信号は続出Ｓ、Ｍ、　（１３４）にも入力し、続出Ｓ、
Ｍ、　（１３４）はＡＮＤゲート（１３８）及び（１４
０）に入力する信号を低にして、ｈＲＩ！Ｑ　（Ｒ）又
は０ＲＥＱ（Ｒ）を停止させ、その後、表示コントロー
ラ（１８）から（７）ＡＶＡＩＬ信号を監視する。この
ＡＶＡＩＬ信号が出力されると、表示コントローラ（１
８）が別のデータの受信準備ができたことを示している
ので、続出Ｓ、Ｍ、　（１３４）は再びＡＮＤゲート（
１３８）及び（１４０）への信号を高にして、別の要求
信号を出力させる。この処理はＭＰＵＩ／Ｆポート（４
２）がＳＡＧアドレス列の最後のアドレス信号を発生す
るまで継続し、その時点でＭＰＵＩ／Ｆポート（４２）
は続出Ｓ、Ｍ、　（１３４）にＥＯＭ信号を送る。ＯＲ
ゲート（１５０）からその次のＡＣＫ信号出力を検出す
ると、読出ｓ、Ｍ、　（１３４）は０ＲＥＱ（）ｌ）信
号及びＨ）ｌ１４［Ｊ　（Ｒ）信号の出力を停止する。

表示コントローラ（１８）が波形メモリ　（１６）に沓
込む為にデータをＭＭＵ（１４）に送る時には、表示コ
ントローラ（１８）はＭＭＵ（１４）へのデータバス上
にそのデータを出力し、書込Ｓ、Ｍ、　（１３６）に入
力するＲＥＱ信号を出力する。その後、書込Ｓ、Ｍ、　
（１３６）は割込信号（ＩＮＴ３）をＭＰＵ（２４）に
送り、ＭＰＵ（２４）にＳＡＧの続出動作を開始させる
。その後、ＭＭＵ（１４）へのデータ送信はＭＰＵＩ／
Ｆボート（４２）から書込Ｓ、Ｍ、　（１３６）に入力
する５ＴＡＲＴ　（ＷＲＩＴＥ　）信号によって開始さ
れる。この５ＴＡＲＴ　（ＷＲＩＴＥ　）信号を受ける
と、書込Ｓ、Ｍ、　（１３６）はＡＮＤゲート（１４４
）及び（１４６）への信号を高にして、両ＡＮＤゲート
の一方がらＳＡＧアドレス信号のＡＯビットの状態に応
じて偶数又は奇数のＤＲＡＭコントローラに対しＥ！’
ＩＲＱ　（Ｗ　）又はＯＲＥ［１（Ｗ　）を出力させる
。この要求信号を受けるＤＲＡ？Ｉコントローラは、そ
の書込み要求を許可して表示コントローラ（１８）から
データバス上にデータを読出した後に、叶＾ｈコントロ
ーラはＥＯＷ信号をＯＲゲート（１５０）に送り、ＯＲ
ゲート（１５０）はＡＣＫ信号を表示コントローラ（１
８）に送り、データバス上に他のデータワードを出力さ
せ、且つＲＥＱ信号を再び出力させる。このＡＣＫ信号
は書込Ｓ、Ｍ、　（１３６）にも入力し、書込Ｓ、？１
．　（１３６）　はＡＣＫｉ言号を検出すると、ＡＮＩ
）ゲー１−（１４４）及び（１４６）への出力信号を低
にして０ＲＥＱ　（Ｗ　）信号又はＥＲＥＱ　（Ｗ　）
信号の出力を停止させ、その後、表示コントローラ（１
８）からのＲＥＱ信号を監視する。このＲＥＱ信号が再
び人力すると、表示コントローラ（１８）は別のデータ
ワードを送信する準備ができていることを示しているの
で、書込Ｓ、Ｍ、　（１３６）はＡＮＤゲート（１４４
）及び（１４６）への出力を再び高にして、ＨＡＭコン
トローラに対して別の要求信号０肚Ｑ　（Ｗ　）又はＥ
ＲＥＱ　（Ｗ　）を再び出力させる。この処理は、ＭＰ
ＵＩ／Ｆボート（４２）がＳＡＧアドレス列の最後のア
ドレスを発生するまで継続し、その時点でＭＰＵＩ／Ｆ
ボート（４２）はＥＯＭ信号を書込Ｓ０Ｍ、　（１３６
）へ送る。その次のＡＣＫ信号を検出後、書込Ｓ、Ｍ、
　（１３６）は０ＲＨＱ　（Ｗ　）信号及びｈＲＥ（Ｊ
（Ｉ４）信号の出力を停止させる。

第４図の奇数及び偶数のＤＲＡＭコントローラ（４６）
及び（４８）は同じものなので、ここでは奇数ＤＲＡＭ
コントローラ（４６）についてのみ詳しく説明する。

第８図は第４図の奇数回ＡＭコントローラ（４６）の詳
細なブロック図である。これに内蔵された調停回路（１
５１’）は第４図のＦＦ（５４）、デジタイザ！／Ｆボ
ート（４０）　、　ＭＰＵ　　１／Ｆポー１−　（４２
）　。

及び表示１／Ｆボート（４４）が夫々出力する０１？！
４（１信号を受ける。調停回路（１５１）は、５ＹＳＣ
ＩＪ信号によってクロンク駆動され、且つシステムリセ
ット信号（５ＲＳＴ）によってリセットされるステート
マシンであり、入力する要求信号に応じて６　ｆｉｔの
メモリアクセス要求信号の中から１種の出力を発生する
。１出力の要求信号（ＲＰＲＳＨ’）はリフレッシュ・
ステートマシン（Ｒ３Ｍ）（１５２）に入力し、このＲ
３Ｍ（１５２）はＲＦＲＳ）Ｉ信号の入力に応じて奇数
メモリバンク（１６ａ　）のリフレッシュを開始する。

調停回路（１５１）の別の出力要求信号（ＲＭＰＬＩ）
はステートマシン（ＭＰＵＳＭ　）　　（１５４）に入
力し、コ（７）　ＭＰＵ５Ｍ　（１５４）　　は第４図
（７）ＭＰＵ　　１／Ｆボート（４２）からの読出要求
又は書込要求による奇数メモリバンク（１６ａ）のアク
セスを制御する。調停回路（１５１）が出力する残りの
４種の要求信号（ＲＤＩＧ、　ＷＤＩＧ、　ＲＤＩＳ及
び−Ｄｉｓ）は第３のステートマシン（ＧＰＳＭ）　　
（１５６）に入力し、このＧＰＳＭ　（１５６）は第４
図のデジタイザ１／Ｆボート（４０）及び表示１／Ｆポ
ート（４４）から出力されるメモリ続出要求信号及びメ
モリ書込み要求信号に応じた奇数メモリバンク（１６ａ
）のアクセスを制御する。これらステートマシン（１５
２）　、　　（１５４）及び（１５６）は全てシステム
クロック（５ＹＳＣＬＫ）によってクロック駆動され、
システムリセット信号（Ｓ）ＩｓＴ）によってリセット
される。

第４図のＭＰＵＩ／Ｆボート（４２）からの肝ＵへＤＯ
ＲビフトＡ２乃至ＡＩ？及びＳＡＧ　ＡＤＤＲ線Ａ１乃
至Ａ１６と、デジタイザＩ／Ｆボー１−（４０）がらの
ＤＩＧ　ＡＤＤＲ線Ａ１乃至Ａ１６と、リフレッシュス
テートマシン（１５２）からの８本のアドレス線Ａ１乃
至Ａ８は、５６×８のアドレス・マルチプレクサ（Ｍ　
Ｕ　Ｘ）　　（１５Ｂ　）に入力している。アドレスＭ
ＵＸ（１５８）は、３種の１６ビツト人カアドレス信号
の中の１種の上位側８ビツト又は下位側８ビツト、或い
はリフレッシュ・ステートマシン（１５２）からの８ビ
ツト人カアドレス信号を選択して、第２図の奇数ＤＲＡ
Ｍバンク（１６ａ）の各ＤＲＡＭチップに接続されたア
ドレスバス（１５）上に出力する。

ＭＰＵ　ＡＤＤＲ（７）Ａ　Ｏ及びＡ１８のビットと、
ＳＡＧ　ＡＤＤＲノＡ１７ビツトと、ＤＩＣＡＤＤＲの
Ａ１７ビツトは、ステートマシｙ　（１’５４　）及び
（１５６）の出力するＣＡＳ（列アドレス・ストローブ
）信号と共にＣＡＳデコーダ（１６４）に入力する。ｃ
Ａｓデコーダ（１６４）は、入力信号の状態に従って、
第２図のＤＲＡＭバンクの列アドレス・ストローブ信号
）ＩＨＣＡＳ’　、　　）ＩＬｃＡｓ″。

ＬＨＣＡＳ’及びＬＬＣＡＳ’を出力する。デジタイザ
１／Ｆボート（４０）に対して入出力する１６本のＤＩ
Ｇ　ＤＡＴＡ線と、ＭＰＵＩ／Ｆポート　（４２）がら
の１６本のＭＰＵＤＡＴＡ線と、表示Ｉ／ドポート　（
４４）からの１６本の０１５　ＤＡＴＡ線は、双方向デ
ータマルチプレクサとして機能するバッファ回路（１６
６）を介して、奇数ＤＲＡＭバンク（１６ａ）のデータ
線（１７）と選択的に接続する。

調停回路（１５１）はリフレッシュ要求に対し最高優先
順位を与える。調停回路（１５１）は、０ＲＥｆｌ（Ｒ
ｈＰＲＥＳＨ）信号を検出すると、ＲＦＲＳＨ信号をリ
フレッシュ・ステートマシン（１５２）へ送り、その後
、リフレッシュ・ステートマシン（１５２）はアドレス
制御信号（ＡＣＯＮ）をアドレスＭＵＸ（１５８）に送
って、リフレッシュ・ステートマシン（１５２）からの
８本のアドレス線Ａ１乃至Ａ８を選択させる。その後、
リフレッシュ・ステートマシン（１５２）はアドレスＭ
ＵＸ（１５８）を介して奇数ＤＲＡＭバンク（１６ａ）
に一連のメモリアドレス信号を送ると共に一連のＲＡＳ
　Ｃ行アドレス・ストローブ）信号をＮＯＲゲー）（１
６０）に送る。その後、ＮＯＲゲート（１６０）は奇数
メモリバンク（１６ａ）のＯＲＡＭ（３２）乃至（３９
）の各チップにＲＡＳ’信号を供給し、各アドレスの変
化後に各１）ＲＡＭチップをリフレッシュする。

調イ亭回路　（１５１）　　はＭＰＵＩ／ド　ボー　ト
　（４２）からのＯＲＥ［！　（ＭＰＵ　）信号に２番
目の優先順位を与える。リフレッシュ要求がない時にＭ
ＰＵＩ／Ｆボート（４２）から０ＲＥＱ　（ＭＰＵ　）
信号を受ケルト、調停回路（１５１）はｌ（ＭＰＵ（８
号をステートマシン（ＭＰＵＳＭ　）　　（１５４）に
送る。第５図のＭＰＵＩ／Ｆボート（４２）から出力さ
れたＲＥＡＤ信号及びＷＲＩＴＥ信号もステートマシン
（１５４）に入力し、メモリアクセス動作として読込み
又は書込みのどちらを実行するかを指示し、且つそのア
クセスを８ビツト又は１６ビツトのどちらのデータワー
ドで行うかも指示する。ＲＭＰＩＩ信号を受けると、′
ステートマシン（１５４）は）ＩＥＡＤ信号及び−ＲＩ
ＴＥ信号が読込又は書込のどちらの動作を指示したかに
応じて、読／書制御（Ｒハげ）信号を出力又は停止させ
る。

このＲ／Ｉげ信号はＮＯＲゲート（１Ｂ２）に入力し、
ＮＯＲゲー１−（１６２）は牡ＩＴＨ”制御信号を奇数
ＤＲＡＭバンク（１６９）に送る。ステートマシン（１
５４）はアドレスＭＵＸ（１５８）にアドレス制御（Ａ
ＣＯＮ）信号も送り、アドレスＭＵＸ（１５８）はＭＰ
Ｕ　ＡＤＤＲ線上の下位側８ビツトをＡＤＤＲバス（１
５）に出力して、奇数ＤＲＡＭバンク（１６ａ）に送る
。その後、ステートマシン（１５４）はＲＡＳ信号をＮ
ＯＲゲート（１６０）に入力してＤＲＡＭバンクの行ア
ドレス・ストローブ（ＲＡＳ’）信号を出力させる。そ
の後、ステートマシン（１５４）はアドレスＭＵＸ（１
５８）を切換えて、ＭＰＵ　　ＡＤＤＲ線上の上位側８
ビツトのアドレス信号をＡＤＤＲバス（１５）上に出力
して奇数ＤＲＡＭバンク（１６ａ）に送る。更に、ステ
ートマシン（１５４）は２つの単一ビット方向制御信号
（Ｄ　Ｉ　Ｒ）の中の一方をパフフッ回路（１６６）に
送り、読込データ又は書込データを送信する為のＤＲＡ
Ｍデータバス（ＤＡＴ八）　　（１７）にＭＰＩＩ　Ｄ
ＡＴＡバスを接続する。データの流れる方向はステート
マシン（１５４）に入力するＲＥ＾口信呼信号ＷＲＩＴ
Ｅ信号の状態によって決まる。ステートマシン（１５４
）はそれから、ＣＡＳ信号をＣＡＳデコーダ（１６４）
に送る。このＣＡＳ信号とＡＯビット及びＡ１８ビツト
の状態によって、ＣＡＳデコーダ（１６４）はＭＰＵ（
２４）がアクセスする８ビツト又は１６ビツトのメモリ
格納位置の列アドレス・ストローブに通した１つ又は２
つのＣＡＳ’信号を出力する。ステートマシン（１５４
）からの−ＲＩＴＥ’信号が出力状態ならば、奇数ＤＲ
ＡＭバンクはメモリから８ビツト又は１６ピントのデー
タをデータバス（１７）上に続出し、ＷＲＩＴＥ’信号
が停止状態ならば、奇数ＤＲＡＭバンクはデータバス（
１７）上の８ビツト又は１６ビツトのデータをメモリに
書込む。

ＣＡＳ信号を出力後、ステートマシン（１５４）は第５
図のＭＰＬＪＩ／Ｆボート（４２）へＲＥＡＤＹ信号を
送り、メモリ読出動作の場合にはデータバス上にデータ
が出力されたことを示し、或いはメモリ書込動作の場合
にはデータがメモリに書込まれたことを示す。

ステートマシン（１５６）は、ＲＤＩＧ信号を受けると
アトＬ、スＭＵＸ　（１５８）　ニ７ドｔｚス制御（Ａ
ＣＯＮ）信号を送り、アドレスＭ　ＬＩ　Ｘ　（１５８
）はＤＩＣＡＤＤＩ？線上の下位側８ビツトをＡＤＤＲ
バス（１５）上に出力して奇数ＤＲＡＭバンクに送る。

更に、ステートマシン（１５６）はＮＯＲゲート（１６
２）へＲ／−０信号を出力して、Ｗ）ＩＩＴＩ！”信号
を停止状態にさせる。

その後、ステートマシン（１５６）はＲＡＳ信号をＮＯ
Ｒゲート（１６０）に送り、ＲＡＳ’信号たを出力させ
て奇数ＤＲＡＭバンク（１６ａ）の行アドレスをストロ
ーブする。その後、ステートマシン（１５６）はアドレ
スＭＵＸ（１５８）を切換えて、ＤＩＣＡＤＤＲ線上の
上位側８ビツトをＡＤＤＲ線（１５）上に出力して奇数
ＤＲＡＭバンクに送ると共に、４つの単一ビットＤＩＲ
信号の中の１つをバッファ（１６６）に送り、ＤＩＧ　
ＤＡＴ八線へＤＡＴＡバス（１７）に接続してデータ読
込動作を可能にする。その後、ステートマシ７（１５６
）はＣＡＳ信号をＣＡＳデコーダ（１６４）に入力し、
ＣＡＳ７’Ｄ−ダ（１６４）はＤＩＧ　ＡＤＤＲハス上
のＡ１７ビツトの状態に応じて）ＩＨｃＡｓ″及びＨＬ
ＣＡＳ″信号、或いはＬＨＣＡＳ″及びＬＬＣＡＳ″信
号を出力する。ＣＡＳデコーダ（１６４）の出力は奇数
ＤＲＡＭバンクの列アドレスをストローブし、その結果
、奇数ＤＲＡＭバンク（１６ａ）はアドレス指定された
データをＤＡＴＡバス（１７）上に出力する。その後、
ステートマシン（１５６）は第４図のデジタイザＩ／Ｆ
ボート（４０）にＥＯＷ信号を送り、ＤＡＴＡバス（１
７）にデータが出力されたことを示す。

ステートマシン（１５６）は、村ＤＩＳ信号か）ＩＯＩ
Ｇ信号か−ＤＩＧ信号のどれかを受けると、アドレスＭ
ＵＸ（１５８）にアドレス制御（ＡＣＯＮ）信号を送り
、アドレスＭＵＸ（１５Ｂ）はＳＡＧ　ＡＤＤＲバス上
の下位側８ビツトをＡＤＤＲバス（１５）上に出力して
奇数ＤＲＡＭバンクに送る。ＲＤＩＳ信号を受けた場合
、ステートマシン（１５６）はＲ／Ｗ’信号を出力して
ＮＯＲゲート（１６２）に送り、ＮＯＲゲート（１６２
）にＷ）ＩＩＴＥ’信号を停止させる。その後、ステー
トマシン（１５６）はＲＡＳ信号をＮＯＲゲート（１６
０）に送り、ＮＯＲゲート（１６０）はＲＡＳ’信号を
出力して奇数ＤＲＡＭバンクの行アドレスをストローブ
する。その後、ステートマシン（１５６）はアドレスＭ
ＵＸ（１５Ｂ）を切換えテｓＡＧ　ＡＤＤＲ線上ノ線上
側上位側８ビツトＤＲバス（１５）上に出力し、奇数Ｄ
ＲＡＭバンク（１６ａ）に送る。その後、ステートマシ
ン（１５６）は４つの単一ビットＤＩＲ信号の中の適当
な１つのＤＩＲ信号をバッファ（１６６）に送り、ＲＤ
ＩＳ信号、　ＨＤＩＧ信号、又は−〇ＩＧ信号のどれが
入力したかに応じてＤＩＧ　ＤＡＴＡ線又はＤｉｓ　Ｄ
ＡＴＡ線をＤＲＡＭバンクのＤＡＴＡ線（１７）に接続
し、データ読込動作又はデータ書込動作を可能にする。

ステートマシン（１５６）はＣＡＳ信号をＣＡＳデコー
ダ（１６４）に入力し、ＣＡＳデコーダ（１６４）はＳ
ＡＣＡＤＤＲ線上のＡ１７ビツトの状態に応じてＨＨＣ
ＡＳ’及び）ＩＬｃＡｓ’信号、或いはＬＨＣＡＳ′及
びＬＬＣＡＳ′信号を出力する。ＣＡＳデコーダ（１６
４）の出力は奇数ＤＲＡＭバンク（ｌｅａ）の適当なチ
ップの列アドレス・ストローブを行い、この奇数ＤＲＡ
Ｍバンクに対してメモリ続出し或いはＤＡＴＡバス（１
７）上のデータの書込みをするように指示する。その後
、ステートマシン（１５６）はＥＯＷ　（ワード終了）
信号をデジタイザＩ／Ｆボート（４０）及び表示Ｉ／Ｆ
ポート（４４）に送り、続出要求の場合にはデータがＤ
ＡＴＡバス（１７）上に読出されたことを示し、書込要
求の場合にはデータをメモリに書込んだことを示す。

第１図及び第４図に示すように、波形メモリ（１６）を
独立してアクセス可能な奇数バンク（１６ａ）及び偶数
バンク（１６ｂ　）に分割した事と、各メモリバンクを
独立してアクセスするｌ）ＲＡＭコントローラ（４６）
及び（４８）を使用した事により、表示コントローラ（
１８）　、　ＭＰ　Ｕ　（２４）又はデジタイザ（１２
）等の中から２つのデータ処理装置が波形メモリ　（１
６）を同時にアクセスするのを可能にする。

例えば、デジタイザ（１２）及びＭＰＵ（２４）が夫々
同時に波形メモリ　（１６）に波形データ列を書込もう
とすると、ＭＭＵ（１４）の中の偶数及び奇数のＤＲＡ
Ｍコントローラ（４６）及び（４８）が交互にメモリバ
ンクのアクセスを実行して、１メモリアクセス・サイク
ル中にＭＰＵ（２４）はデータワードを奇数バンク内の
奇数アドレスに書込み、デジタイザ（１２）はデータワ
ードを偶数バンク内の偶数アドレスに書込む０次のメモ
リアクセス・サイクル中では、ＭＰＵ（２４）はデータ
列の次のワードを偶数バンク内の偶数アドレスに書込み
、デジタイザ（１２）はデータ列の次のワードを奇数バ
ンク内の奇数アドレスに書込む、従って、各データ処理
装置は、他のデータ処理装置がメモリをアクセスする割
合と略無関係にメモリアドレスに対して連続的にデータ
列を読出し又は書込みを実行できる。

第９Ａ図は第１図のオシロスコープ（１０）の画面（２
２）上の代表的な波形表示を示しており、３つのデジタ
イズされた波形Ａ、Ｂ及びＣと１つの処理済波形りを表
示している０例えば、使用者が２つのデジタイズした波
形の積を表わす処理済波形を表示したい場合もあろう、
これは、例えば２つの入力波形の積に比例した出力波形
を発生するアナログ乗算回路の応答を試験する場合など
に役立つ、これを実行する為に、使用者は乗算器の２つ
の入力波形、例えば±１１ボルトを振動する矩形波（波
形Ａ）及び同じ周波数で０乃至＋１ボルト間を撮動する
三角波（波形Ｂ）と、この乗算器の出力する三角波（波
形Ｃ）を第１図のデジタイザ（１２）の入力端に供給す
る。デジタイザ（１２）は連続的にこれらの波形をデジ
タイズして、そのデジタル化した波形データ列をＭＭＵ
（１４）に送り、これら波形データ列は波形メモリ　（
１６）に格納される。使用者がこれら３つのデジタイズ
した波形Ａ、Ｂ及びＣをＣＲ’ｒ（２２）に表示するよ
うに指示すれば、ＭＰＵ（２４）はＭＭＵ（１４）を制
御して波形メモリ　（１６）内の適当な波形データ列を
周期的に表示コントローラ（１８）に送り、ＣＲＴ（２
２）に波形Ａ、Ｂ及びＣを表示させる。人力波形の１つ
が変化すれば、デジタイザ（１２）が出力するその波形
データも変化し、波形メモリ　（１６）に格納されたデ
ータを変更することになる。波形表示は周期的に更新さ
れるので、入力波形が変化すると、その後表示波形も変
化することになる。

使用者は数式も指定して、次式に従って処理した波形り
を表示する。

Ｄ−ＭＸＡＸＢ　　　・・・・（１１ この式で、Ａは乗算器の入力波形Ａに対応する波形メモ
リ　（１６）内のデータ列に相当する符号、Ｂは別の入
力波形Ｂに対応するデータ列に相当する符号、Ｄは処理
済波形データ列に相当する符号、Ｍは選択された定数で
ある。この式に従ってＭＰＵ（２４）はデジタイズした
波形データ列Ａ及びＢの対応するデータの積を計算し、
それに定数（スケール・ファクタ）Ｍを乗算した結果を
処理済波形データ列として波形メモリ　（１６）に格納
する。このＭの値は、例えば制御つまみのような第１図
の入力装置（２６）の設定によって決まり、使用者はこ
の制御つまみを用いて被試験乗算器の信号の減衰又は増
幅の比率に処理済み波形りの比率が等しくなるように調
整できる。

オシロスコープ（１０）に乗算器の入力波形Ａ及びＢと
乗算器の出力波形Ｃに加えて処理済波形りを表示させれ
ば、使用者は乗算器の入′出力信号間の関係だけでなく
、実際の出力波形Ｃと予想される出力波形りとの間の偏
差も容易に観測できる。

この処理済波形りの表示は周期的に更新されるので、入
力波形Ａ又はＢ１或いは定数Ｍが変化すると、その変化
に応じて処理済波形りも後で変化する。使用者は制御つ
まみを調整してＭの値を変化させ、処理済み波形りの振
幅が実際の来′ｆＩ−器の出力波形Ｃの振幅に一致させ
ることができる。どんな電子回路でも、その入出力間の
伝達関数によってモデル化することができ、且つ種々の
数式に従って、格納した波形データ列を合成するように
ＭＰＵ（２４）をプログラム可能であるので、オシロス
コープ（１０）は種々の電子回路の実際の出力波形と、
それに対応する予垣波形とを表示することができる。

入力データ列Ａ又はＢが変化した時、或いは使用者がＭ
の値を変更した時には、ＭＰＵ（２４）が波形メモリ　
（１６）から入力波形データを読出して、使用者の定義
した数式に従ってそのデータを処理し、その処理済波形
を波形メモリ　（１６）に返送するまでにはある程度の
時間を要する。従って、人力波形データの変化、或いは
処理済波形に影響する使用者制御パラメータの変化に応
答する処理済波形データの変更は迅速には実行されない
。この再計算に要する時間は、デジタイザ（１２）が波
形サンプルデータを発生するのに要する時間及びＣＲ’
ｒ（２２）の表示更新間隔時間に比較してかなりの長さ
になることがある。従って、オシロスコープ（１０）が
入力波形の変化又は使用者の制御によるパラメータ変更
に応じて処理済波形データを再計算して表示を変更する
にはかなり長い時間がかかる。

このような表示更新の遅延が障害となることもある０例
えば、使用者が制御つまみを用いて上記ｔｌＪ式のパラ
メータＭの値を調整して第９Ａ図の処理済波形りの振幅
を変更しようとする時、表示波形の振幅変化はつまみの
動きに対しかなり遅れるので、使用者はつまみを１回調
整する毎に表示波形が変化するまで待つような調整を何
度も行い処理済波形の振幅を所望レベルに設定しなけれ
ばならない。このような調整過程を経るのは時間の浪費
、且つ煩雑な作業となる。また、入力データ又は使用者
制御のパラメータの変化後に表示された処理済波形デー
タを再計算している間に表示される波形は、部分的に波
形データ変更前の波形と変更後の波形が混在する波形と
なる。この処理済波形のデータが順番に再計算されると
、表示波形の連続区分が画面更新する毎に順次再計算さ
れるので、表示波形は画面を横切る蛇のような変化を呈
する。

第９Ｂ図乃至第９Ｄ図は、第９Ａ図の入力波形Ａの振幅
の減少後に処理済波形データ列を順次再計算した場合の
波形表示の変化を連続的に示している。第９Ｂ図は矩形
人力波形Ａの振幅減少してから短時間経過後の波形表示
を示している。第９Ａ図と比較して、乗算器の人力波形
Ａの振幅及び乗算出力波形Ｃの振幅が減少している。処
理済波形りの表示が第１周期部分だけしか入力波形への
変化に対して変化していないのは、ＭＰＵ（２４）が波
形りの第１周期分の格納波形データ列を再計算及び更新
するだけの時間しか経過していないからである。第９Ｃ
図は第９Ｂ図の表示時点から短時間後の波形表示を示し
ている。この時点ではＭＰＵは波形りの第２周期までの
表示を再計算及び更新している。第９Ｄ図は、ＭＰＬＩ
が波形りの第３周期までの表示を再計算及び更新した直
後の表示状態を示している。第９Ｂ図乃至第９Ｄ図に見
られるように、処理済波形りの表示更新は画面を横切る
蛇のように変化し、このような蛇行変化は観測者にとっ
て目障りなものとなる。

このような表示更新の際の蛇行変化を除去し、処理済波
形の全長に亘る変化を観測者に迅速に表示する為に、本
発明によれば、各「等価時間計算パス」期間中に連続的
に処理済波形データが再計算される。各等価時間計算パ
ス期間中に、表示波形データ列のＮ個のデータ毎に再計
算が実行される。各計算バス期間中に再計算される第１
波形データが選択されて、波形データ列の各データがＮ
回の計算バスに１回ずつ計算されるので、Ｎ回の等価時
間計算バス実行後、波形表示は完全に更新されることに
なる。

第１０Ａ図乃至第１０Ｄ図は第９Ａ図乃至第９Ｄ図と同
様に人力波形Ａの変化に対する表示波形の変化状態を示
しているが、異なるのはこれらの処理済み波形りは、第
９Ａ図乃至第９Ｄ図のように順次くシーケンシャル）式
の計算方法ではなく、等価時間計算バスを利用して再計
算されているということである。第１０Ａ図は乗算器の
入力波形Ａが変化する前の波形Ａ乃至りの表示状態を示
している。第１０Ｂ図はＭＰＵが第１等価時間計算パス
を実行直後の波形表示を示している。デジタイズされた
波形Ａ及びＣの変化に応じてこれらの波形表示が変化し
、処理済波形りの表示は、第１等価時間計算パス期間中
にＮ個のデータ毎に１　ｉｇＡのデータが再計算されて
いので処理済波形りは部分的に更新されている。処理済
波形の全てのデータ点が再計算されるのはその後の等価
時間計算パスが実行されてからなので、この再計算され
たデータ点は入力波形Ａの変化後の処理済波形の概略波
形（変化後波形Ｄ２）を形成している。この波形データ
が再計算されるにつれて、変化前波形Ｄｉの表示点は次
第に消滅し、波形Ｄ１は視界から消え始める。

第１０Ｃ図は、ＭＰＵ（２４）が更に数回の等価時間計
算パスを実行後の波形りの表示状態を示している。この
時点では、波形りのデータ点の約半数が再計算されてい
る。＊化部波形Ｄ１及び変化後波形Ｄ２は略同数のデー
タ点から成るので、略同じ密度で表示されている。第１
００図は最後のくＮ回目の）投写型カラー画像表示装置
時間計算パスの実行前の波形りの表示状態を示しており
、変化後波形Ｄ２は殆んど実線のように表示点で満たさ
れ、他方変化前波形ＤＩは略視界から消えかけている。

次の計算バスの実行後、波形Ｄ２は完全な実線となり、
波形Ｄ１は消去される。従って、本発明による等価時間
計算パスを用いて処理済波形のデータを再計算すれば、
波形更新の際に現われる蛇行変化は除去され、変化後波
形の表示全体が次第に濃くなり、変化前波形の表示全体
が次第に薄くなる。このような表示波形の濃淡変化は順
次処理の場合の蛇行変化に比較して遥かに観測者にとっ
て支障がなくなる。その上、この表示更新の等価時間計
算パスの方法によれば、使用者は入力波形データの変化
の殆んど直後に変化後波形全体の概略波形Ｄ２（第１０
Ｂ図）のような概略波形を観測できる。

Ｎの値によって波形データ列を完全に再計算するのに要
する計算バスの数が決まり、各計算バスの期間が表示更
新の周期よりも短くなるようにＮの値を選ぶのが好適で
ある。こうすることによって、更新波形全体の概略波形
は第１計算バス期間中に計算されるデータによって大体
決まり、従って波形を定義している式のパラメータの変
化後、１回か２回の画面更新によってこの概略波形を確
実に表示することができる。この高速表示される概略波
形によって使用者は、全ての処理済波形データが再計算
された後に最終的に表示される波形がどうなるかを示す
波形フィードバックを実際に目で監視できる。各計算バ
スの期間を表示更新の周期と略等しくなるようにＮの値
を調整すると、表示更新の間に再計算される波形データ
の量は最大となる。

各計算バス期間に連続的に再計算される第１データの処
理済波形データ列内での位置は擬似ランダムに選択され
るので、一連の波形表示点の更新順序は観測者にはなか
なか判らない。各画面更新の間に等価時間計算バスを用
いることによって波形更新の際に画面を横切る蛇行変化
を除去すると共に、各計算パスの第１データを擬似ラン
ダムに選択することによって波形の連続している更新区
分の蛇行変化或いは他の目障りなパターンの発生を除去
している。

第１１図は、第１図のＭＰＵ（２４）が等価時間バスを
用いて処理済波形データを再計算する際に各計算パスの
開始データを擬似ランダムに選択する為のプログラムの
流れ図である。に個の針算済デー、夕値の列で表わされ
た波形にとって、第１１図の変数Ｊは波形データ列の位
置をＯからに−１までの値で示す。ここで、波形データ
列の８８ｔデータはＪ−０の位置にあり、波形データ列
の最後のデータはＪ−に−１の位置にある。この波形デ
ータ列の全データを再計算するに要する等価時間計算バ
スの数を定数Ｎで表わす０等価時間計算パス期間中に再
計算される第１波形データの波形データ列の位置は変数
５ＴＡＲＴＰＯＩＮＴによって示され、波形データ列の
位置Ｊの波形データの計算値は変数ＷＦＭ　（Ｊ）で示
される。この計算処理はブロック（５１）で開始し、そ
の後ブロック（５３）で変数５ＴＡＲＴＰＯＩＮＴＩＪ
＜　Ｏに初期化される。変数Ｊは変数５ＴＡＲＴＰＯＩ
ＮＴと等しく設定され〔ブロック　（５５）　）、そし
て波形データ列の位置Ｊに於ける波形データの値ＷＦＭ
　（Ｊ）は使用者の決めた数学的表現に従ってブロック
（５７）で計算される。ブロック（５９）ではＪの値は
Ｎの値だけ増加され、ブロック（６１）でＪの値がＫの
値よりも小さければ、処理はブロック（５７）に戻って
新しいデータ列の位置Ｊでの波形データ値ＷＦＭ　（Ｊ
）が計算される。

Ｊは再びブロック（５９）でＮだけ増加され、以下ＷＦ
Ｍ　（Ｊ）の計算処理及びＪをＮだけ増加する処理がＪ
の値がＫの値以上になって等価時間計算パスが１回完了
したことが示されるまで断続される。その後、ブ０７り
（６３）テは変数５ＴＡＲＴＰＯＩＮ″ｒに新しい値が
設定され、ブロック（５５）からＪの値がこの新しい５
ＴＡＲＴＰＯＩＮＴの値に設定されて、別の等価時間計
算バスが開始される。

ブロック（６３）の式は、各等価時間計算バスがた終る
毎に５ＴＡＲＴＰＯＩＮＴの値を変更することにより、
各計算パスの期間毎に順次再計算される第１データの波
形データ列上の位置を擬似ランダムに選択するように設
計されている。この結果、更新された波形が次第に明瞭
に現われるのを観測している使用者は、波形データの表
示点が次第に満たされていく過程で何ら明らかなパター
ンを知覚することがない、具体的には、ブロック（６３
）では次の式に従って変数５ＴＡＲＴＰＯＩＮＴの新し
い値が設定される。

５ＴＡＲＴＰＯＩＮＴ−（ＳＴＡＲＴＰＯＩＮＴ＋　Ｒ
Ｐ）ＩＩＭＥ　　（Ｎ　　’）　　）　　ＭＯＤＵＬＯ
Ｎこの式によれば、変数５ＴＡＲＴＰＯＩＮＴの新しい
値は次のステップに従って計算される。

１、　５ＴＡＲＴＰＯＩＮＴの古い値と数値ＲＰＲＩ肝
（Ｎ）とを加算する。

２、その加算値をＮで割算する。

３、　５ＴＡＩ？ＴＰＯＩＮＴ（７）値をステップ２の
余り（剰余）の値に設定する。

上記ＭＯＤ［ｌＬＯＮという表現は、後の２つのステッ
プを示している。　）ＩＰＲＩＭＥ　（Ｎ　）の値はＮ
が４より小さければ１である。Ｎの値が４以上になると
、ＲＰ旧ＭＥ（Ｎ）の値はＮの値と互いに素な整数（ｒ
ｅｌａｔｉｖｅ　ｐｒｉ票ｅｓ　）の集合から選択され
る。ここで言うＮと互いに素な整数とは、Ｎより小さな
正の整数の中で１以外にＮとの公約数を持たない整数の
ことである０例えば、数値１０の互いに素な整数は３，
７．及び９である。数値２及び５は１０を割り切ること
ができるから互いに素な整数ではない。数値４，６．及
び８も２の倍数で且つ２は１０を割り切れるので互いに
素な整数ではない、他の例として、■及び１１間の全整
数（２から１０まで）が１１と互いに素な整数であるの
は２から１０までの数値では１１を割り切れないからで
ある。

ＲＰＲＩＭＥ　（Ｎ　）がＮと互いに素である時、第１
１図の流れ図のアルゴリズムによって、第１波形データ
列のＮ個の位置から各々１つの位置のデータを第１とし
て選択し、Ｎ回毎の等適時間計算バス期間中に再計算さ
れる。例えば、計算済の波形が１００個のデータ点から
成り、その波形が１０回の計算ハス毎に完全に再計算さ
れるとすると、Ｎ−１０及びＫ　＝　１００となる。ま
た、ＲＰ旧ＭＥ（１０）として１０と互いに素な整数７
が選択されているものとする。第１計算パスの期間中、
ＭＰＵは最初にＪ＝０の位置の波形データを再計算し、
その後、Ｊ＝１０゜２０、３０・・・・９０の位置の波
形データを順次再計算する。その後ブロック（６３）で
は、０＋７を１０で割った時の余りが７となるので、変
数５ＴＡ）ＩＴＰＯＩＮＴが７に設定される。その後、
次の計算パスの期間中にＪ　−７，１７，２７，３７・
・・・９７の位置のデータが順次計算される。その後、
変数５ＴＡＲＴＰＯＩＮＴは４（７＋７を１０で割った
余り）に設定され、次の計算パスがブロック（５５）か
ら開始される。以上の処理が継続するにつれて、１０回
の計算パスの開始データ点の位置（変数５ＴＡＲＴＰＯ
ＩＮＴの値）は０，７．４゜１．８，５．２，９．６．
３のような順序で選択されていく。Ｏから９までの全て
の整数が開始点として選択され、重複している数値が１
つもないことに留意されたい。ＲＰＲＩＭＥ　（Ｎ　）
の値としてＮと互いに素な整数を選択することにより、
０からＮ−１までの各整数が、Ｎ回の計算パス中に１回
ずつ開始点として選択され、それによって波形データ列
の全てのデータ点はＮ回の計算パス中に１回ずつ計算さ
れることになる。

表示波形に沿った各区分内のＮｉＩ＆Ｉのデータ点を擬
似ランダムな順序で計算するように各計算パスの開始点
を選択することにより、再計算された波形が次第に明瞭
になるのを観測している使用者は波形の各区分が満たさ
れていく過程で何ら気になるパターンによって悩まされ
ることがないという利点がある。数値Ｎの殆んどは２つ
以上の互いに素な整数を有しており、ＲＰＲＩＭＥ　（
Ｎ　）の値としてより良い選択をすることにより、波形
生成をよりランダムにすることができる０次の表１は１
がら１００までのＮの値に対するＲＰＲＩＭＥ　（Ｎ　
）の値の実用的な選択値の表である。

〔表１〕 Ｎ：離Ｉ朋ω）Ｎ：闘１闇（ト））Ｎ：銅１叩ω）　Ｎ
：界ｌ旧（ト））１　：　１　　　　２６：１５　　　
　５１：２Ｂ　　　　　７６：４７ｚ：ｔ　　　　　２
７：１７　　　　５２：３３　　　　７７：４３３ｃｔ
　　　　　２８：１５　　　　５３：３０　　　　７Ｂ
：４３Ｎ　：　ＨＰＲＩ尼ω）　Ｎ：異Ｉ避個）　Ｎ：
異Ｉ闇（ト））　Ｎ：銅■准ω）４　：　３　　　　　
２９：１７　　　　　５４：３５７９：４９５　：　３
　　　　　　３０：１９　　　　　５５：３４　　　　
　８０：４９６　：　５　　　　　３１：１８　　　　
　５６７３３８１：４７７：４　　　　　　３２：２３
　　　　　５’７：３２　　　　　８２：４５８　：　
５　　　　　　３３ｎｎ　　　　　　５８：４１　　　
　　８３：４７９　：　５　　　　　　３４：２１　　
　　　５９：３３　　　　　８４：４１１０ニア　　　
　　　　３５：２２　　　　　６０：３７　　　　　　
８５：４８１１ニア　　　　　　　３６：２３　　　　
　　６１：３６　　　　　　　ｆｆ３：５５１２ニア　
　　　　　　３’７：２３　　　　　６２：３５　　　
　　８’７：５５ｔ３：８　　　　　　３８：２１　　
　　　　６３Ｆ３７　　　　　　８８：５Ｌ１４：９　
　　　　　３９：２２　　　　　　６４：３７　　　　
　　８９：５５１５　：　１１　　　　　　４０　：２
９　　　　　　６５　：　４１　　　　　　９０　：５
３１６：　９　　　　　　４１：２３　　　　　　６６
：３７　　　　　　９１：５１１７　：　１０　　　　
　　４２　：２９　　　　　　６７　：　４１　　　　
　　　兇：５３１８：１１　　　　　　４３：２５６８
：４３　　　　　　９３：５２１９　：　１１　　　　
　　４４　：２７　　　　　　６９　：４０　　　　　
　９Ｉｔ　：　５３２０　：　１１　　　　　　４５　
：２６　　　　　　７０　：　４１　　　　　　９５　
：５６２１　：　１３　　　　　　４６　：２７　　　
　　　７１　：　４１　　　　　　９６　：５３２２　
：　１３　　　　　　　　　　４７４２９　　　　　　
　　　　７２　：５３　　　　　　　　　　９７　：　
６１Ｎ：ＲＰＲＩ尼（ト））　Ｎ：異１部（Ｎ）　　Ｎ
ｊ蹟ｌ旧ω）　Ｎ；即Ｒ１旧ω）２３　：　１３　　　
　　４８　：　３１　　　　　７３　：　４６　　　　
　９８　；５５２４　：　１７　　　　　４９　；　３
０　　　　　７４　：４３　　　　　９９　：５Ｂ２５
：１４　　　　　　団：２９　　　　　７５：４４　　
　　　１００：５９この表１のデータは第１図のＲＯＭ
（３０）に格納されており、この格納されたデータから
波形の計算パス期間中にＲＰＲＩＭＥ　（Ｎ　）の値が
読出される。

表１のｌ（ＰＲＩＭｈ　（Ｎ　）の値は対応している数
値Ｎの全ての互いに素な整数のテストにより選択されて
いる。即ち、最初に開始点列のランダム性についての変
位テストを行い、次にランダム性の方向テストを行うて
選択している。この変位テストでは、各開始点とそれに
最も近い以前の開始点との間の差を合計し、この合計値
がランダム性の測定尺度になる０例えば、Ｎ　＝　１０
は互いに素な整数３．７及び９を有する。ＲＰＲＩＭｆ
ｔ　（１０）として３を選択した場合には、第１１図の
流れ図に従って選択される開始点位置の列は０，３，６
．９，２，５，８゜１．４．７の順序となる。各開始点
の位置とそれに最も近い以前の開始点の位置との間の差
は３゜３．３，１．１．１，１，１．１となる。従って
、変位テストによればこれらの偏差の和１５という値が
この開始点位置列のランダム性を表わすことになる。Ｒ
ＰＲＩＭＥ　（１０）として７を選択した場合には、開
始点位置列は０，７．４．１．８，５，２．９゜６．３
となり、各開始点位置とそれに儀も近い以前の開始点位
置との差は７，３．３．１，１，１゜１．１．１となり
、これら偏差の総和は１９となる。

従って、ＲＰＲ１肝（１０）として、３よりも７を選択
した方がよりランダム性を有する開始点位置列を生成で
きることになる。また、このことは各々の互いに素な整
数から作られた開始点位置列を見比べてみれば、容易に
確認できよう。

変位テストを実施した結果、２つ以上の互いに素な整数
について同じランダム性を示す値が得られた場合には、
それらの整数についてのランダム性は更に方向テストに
従ってテストされる。即ち、開始点位置列が進むにつれ
て、開始点位置が増加する時にはカウンタの計数値を１
ずつ増加させ、開始点位置が減少する時にはカウンタの
計数値をｌずつ減少させる。このようにして開始点位置
列の各開始点位置を検査後、カウンタの計数値の絶対値
が最小となるような互いに素な整数を採用して、最もラ
ンダム性を有する開始点位置列を作成する０例えば、開
始点位置列（０，７，４，１゜８．５，２，９，６．３
）から得られる計数値変化は（＋１．−１．−１．＋１
．−１．−１゜＋１．−１．＋１）となり、方向テスト
の総合計数値は−１となる。この方向テストによれば、
この被テスト列は方向テストの総合計数値が−１より小
さいか又は＋１より大きくなる数列よりも、ランダム性
が高いということになる０表１に示したＲＰＲＩＭｔ！
　（Ｎ　）の値は、変位テスト及び方向テストのランダ
ム性のテストにより開始点位置列のランダム性を最大に
するように選択したものである。

デジタイズされた人力波形データの変化後、上述の等価
時間波形計算方法に従って処理済波形表示の更新を実行
中には、第１０Ｃ図の波形Ｄ１及び１）２のような部分
的に表示点で満たされた２つの波形が波形データの再計
算が全て完了するまで表示されている。使用者がつまみ
又は他の入力装置の設定を変えて、処理済波形データを
計算する例えばの数式のパラメータの値を変更した時、
変化前の波形Ｄ１の表示は数式のパラメータの変化後す
ぐに削除される。第１図のオシロスコープ（１０）に於
て、特定の波形データ点の値が特定の符号８０００ｈ　
（ｈは１６進数を示す）に設定された場合、表示コント
ローラ（１８）はその波形上のその点の表示を消してし
まう、従って、処理済波形データ列のデータを全て８０
００　ｈに設定して表示コントローラ（１８）に送れば
、表示コントローラ（１８）はＣＲ’ｒ（２２）上のそ
の波形表示を消去してしまう。

使用者が処理済波形データを計算する数式に影響する入
力装置（２６）の設定を変更したとＭＰＵ（２４）が判
断すると、ＭＰＵ（２４）はすぐに波形メモリ　（１６
）の各アドレスに８０００　ｈのデータを送り、各デー
タ列の現在の値を８０００　ｈに設定する。

ＭＰＵ（２４）はデータを波形メモリ　（１６）から読
出す必要がな（、且つ計算する必要もないので、各波形
データ点を再計算するよりも遥かに迅速にデータを５ｏ
ｏｏ　ｈに設定できる。その後、波形メモリ　（１６）
内の波形データ列が表示コントローラ（１８）に送られ
、表示コントローラ（１８）は次の表示更新サイクル期
間中に波形表示を消してしまう。

その後、ＭＰＵ（２４）はつまみの設定変化を説明する
ために上述した等適時間計算方法に従って波形データ列
を再計算し始め、各データ点が再計算されるにつれて波
形メモリ　（１６）に格納された消去符号（８０００ｈ
　）は再計算データに置換される。

クロック等価時間計算バスが完了する毎に、波形メモリ
　（１６）に格納された波形データ列は表示コントロー
ラ（１８）に送られ、それからこれまでに再計算された
データ点が表示されて波形表示が更新される。従って、
使用者がつまみや他の入力装置（２６）の設定を変更し
た場合には、影響を受ける波形表示はすぐに消去され、
その後、波形が再計算されるにつれてその波形がゆっく
りと再現される。第１０Ｂ図乃至第１０Ｄ図を参照する
と、波形りの変化が入力波形の変化ではなく、制御つま
みの設定変化によって起こる場合には、その設定変化直
後に変化前波形Ｄ１の表示は消去され、その結果、使用
者はより容易に変化後波形Ｄ２の概略波形を迅速に確認
できるようになる。

従って、本発明の波形データ表示の更新方法によれば、
波形表示の更新の間に実行される等適時間計算パスの期
間中に波形データを再計算することにより、デジタルオ
シロスコープに表示した計算済波形の変化を高速に表示
することが可能である。波形の変化は第１計算パスの実
行後にオシロスコープの画面上に表示される概略波形に
よって明示され、この概略波形は各計算パスが実行され
る毎に次第に満たされていく。各計算バスの開始点位置
が擬似ランダムになるように調整することにより、この
概略波形を満たしていく順序に関して目障りなパターン
は生じない、使用者が人力装置の設定を変更すると、す
ぐに変化前波形の表示を消去することにより、変化後波
形の最初に現われる概略波形をより簡単に観測できる。

本発明の好適実施例について説明してきたが、本発明は
この実施例のみに限定されるものではなく、本発明の要
旨から逸脱せずに種々の変形及び変更を実施し得ること
は当業者には明白である。

〔発明の効果〕

本発明によれば、各等価時間計算パスの期間中に、波形
データ列上の複数の位置にあるデータを計算して、各計
算バスを実行する毎に、異なる位置の計算済データを表
示することにより、波形データ列を順次計算して、順次
表示する従来の逐次（シーケンシャル）処理の場合に発
止した低速画面更新の際の表示波形の蛇行変化を除去で
きる上に、１回の計算バスの実行後に新しい波形の重複
の計算済データが表示されるので、変化後の波形全体の
概略波形が迅速に観測可能な波形表示装置を実現してい
る。また、各計算パス毎に計算される波形データの第１
データの位置を擬似ランダムに選択すれば、一層自然に
変化後の波形を表示できる。

【図面の簡単な説明】

第１図は本発明に係るデジタルオシロスコープ（波形表
示装置’）　　（１０）のブロック図、第２図は第１図
の波形メモリ　（１６）の奇数バンク（１６ａ）のブロ
ック図、第３図は第１図のＭＭＵ（１４）と波形メモリ
（１６）　、　ＭＰ　Ｕ　（２４）　、表示コントロー
ラ（１８）及びデジタイザ（１２）との間の相互接続を
表わすブロック図、第４図は第３図のＭＭＬＩ（１４）
の詳細なブロック図、第５図は第４図のＭＰＵＩ／Ｆボ
ート（４２）の詳細なブロック図、第６図は第４図のデ
ジタイザＩ／Ｆボート（４０）の詳細なブロック図、第
７図は第４図の表示１／Ｆボート（４４）の詳細なブロ
ック図、第８図は第４図の奇数ｌｌＲＡＭコントローラ
（４６）の詳細なブロック図、第９Ａ図乃至第９Ｄ図は
従来のシーケンシャル処理に基づくオシロスコープの表
示状態の変化を順次示した図、第１０Ａ図乃至第１０Ｄ
図は本発明の波形表示装置の表示状態の変化を順次示し
た図、第１１図は擬似ランダムにデータ点を選択する等
適時間計算方法のコンピュータプログラムの流れ図であ
る。 （１８）は表示手段、（２４）は計算手段（ＭＰＵ）で
ある。

Claims (1)

1. 【特許請求の範囲】 １、波形データ列に対応する波形を画面上に表示する波
   形表示装置において、上記波形データ列上の複数の離散
   的位置にある波形データを各等価時間計算パス毎に数式
   に従って計算して計算済波形データを発生する計算手段
   と、上記計算済波形データの値及び上記波形データ列上
   における上記計算済波形データの位置に応じて上記画面
   上に上記計算済波形データに対応する波形を表示する表
   示手段とを具えることを特徴とする波形表示装置。 ２、上記等価時間計算パスの１期間中に計算される波形
   データの位置は、他の期間中に計算される波形データの
   位置と異なることを特徴とする特許請求の範囲第１項記
   載の波形表示装置。 ３、上記各等価時間計算パスの期間中に最初に計算され
   る波形データの位置は擬似ランダムに選択されることを
   特徴とする特許請求の範囲第１項記載の波形表示装置。