JPS6299818A - 電圧監視回路 - Google Patents
電圧監視回路Info
- Publication number
- JPS6299818A JPS6299818A JP60239302A JP23930285A JPS6299818A JP S6299818 A JPS6299818 A JP S6299818A JP 60239302 A JP60239302 A JP 60239302A JP 23930285 A JP23930285 A JP 23930285A JP S6299818 A JPS6299818 A JP S6299818A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- signal
- reset signal
- reset
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Voltage And Current In General (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、電子回路に係り、特にマイクロプロセッサ−
を搭載したシステムに好適な電圧監視回路に関する。
を搭載したシステムに好適な電圧監視回路に関する。
従来の電圧監視回路は、第２図の構成のようになってお
り、被検出電圧ＶＣＣを抵抗１及び２で分圧した電圧り
が、 ＲＥＦＥＲＥＮＣＥ〆でＬＴＡＧＥ生成回路６か
らのＶＲｌｌＦより低くなると、Ｒ−Ｓフリップフａツ
ブ７がセットされ、トランジスタ８が百Ｎする。これに
よりコンデンサ１１に蓄積された電荷が、トランジスタ
８を通して放電されＲＥＦＥＲＥＮＣＥ ＶＯＬＴＡＧ
Ｅ回路６からの電圧４より電位Ｖ、が下がると、コンパ
レータ１２を介して、トランジスタ１３がＯＮする。こ
れによりＲＥＳＥＴ 信号が出力される。
り、被検出電圧ＶＣＣを抵抗１及び２で分圧した電圧り
が、 ＲＥＦＥＲＥＮＣＥ〆でＬＴＡＧＥ生成回路６か
らのＶＲｌｌＦより低くなると、Ｒ−Ｓフリップフａツ
ブ７がセットされ、トランジスタ８が百Ｎする。これに
よりコンデンサ１１に蓄積された電荷が、トランジスタ
８を通して放電されＲＥＦＥＲＥＮＣＥ ＶＯＬＴＡＧ
Ｅ回路６からの電圧４より電位Ｖ、が下がると、コンパ
レータ１２を介して、トランジスタ１３がＯＮする。こ
れによりＲＥＳＥＴ 信号が出力される。
ところで、この回路では、 ＲＥＳｂＴ信号が出るため
には、コンデンサ１１の電位Ｖ、が＊ Ｖｌ １で、ト
ランジスタ８を介して放電されなければならない。この
とき、コンデンサ１１は通常数μＦの大容量のものが用
いられ、またトランジスタ１１の内部コレクタ抵抗及び
エミッタ抵抗は、１００Ωぐらいあるので、このトラン
ジスタ８による電位Ｖ１がＶ、まで下がる放電時間は、
数μ５にもなってしまう。これでは、被検出電圧が、異
常に低下しても、それを検知しＲＥＳＥＴ信号が出るま
で、数μＩかかるので、この電圧異常低下により、マイ
クロプロセッサ−が暴走してしまい、異常処埋を行なっ
てしまうという不具合がありた◇〔発明の目的〕 本発明の目的は、電圧異常低下を検知したら、瞬時にＲ
ＥＳＥＴイざ号を出力することにより、マイクロプロセ
ッサ−１及び周辺回路の電圧異常低下による誤動作を防
止することの可能な電圧監視回路を提供することにある
。
には、コンデンサ１１の電位Ｖ、が＊ Ｖｌ １で、ト
ランジスタ８を介して放電されなければならない。この
とき、コンデンサ１１は通常数μＦの大容量のものが用
いられ、またトランジスタ１１の内部コレクタ抵抗及び
エミッタ抵抗は、１００Ωぐらいあるので、このトラン
ジスタ８による電位Ｖ１がＶ、まで下がる放電時間は、
数μ５にもなってしまう。これでは、被検出電圧が、異
常に低下しても、それを検知しＲＥＳＥＴ信号が出るま
で、数μＩかかるので、この電圧異常低下により、マイ
クロプロセッサ−が暴走してしまい、異常処埋を行なっ
てしまうという不具合がありた◇〔発明の目的〕 本発明の目的は、電圧異常低下を検知したら、瞬時にＲ
ＥＳＥＴイざ号を出力することにより、マイクロプロセ
ッサ−１及び周辺回路の電圧異常低下による誤動作を防
止することの可能な電圧監視回路を提供することにある
。
本発明においては、上記目的を達成するため、電圧異常
低下か発生した場合、ＲＥＳＥＴ信号生成用ディレィの
ためのコンデンサーの電圧低下を検出してＲＥＳＥＴ信
号を出すだけでは、電圧異常低下が発生してからＲＥＳ
ＥＴ信号が出力するまで遅延時間が大きいので、上記Ｒ
ＥＳＥＴ信号出力要因に加え電圧異濱低下演出回路の出
力そのもので、ＲＥＳＥＴ信号を出力する回路を追加し
た。
低下か発生した場合、ＲＥＳＥＴ信号生成用ディレィの
ためのコンデンサーの電圧低下を検出してＲＥＳＥＴ信
号を出すだけでは、電圧異常低下が発生してからＲＥＳ
ＥＴ信号が出力するまで遅延時間が大きいので、上記Ｒ
ＥＳＥＴ信号出力要因に加え電圧異濱低下演出回路の出
力そのもので、ＲＥＳＥＴ信号を出力する回路を追加し
た。
〔発明の実施例〕
以下、本発明の一実施例を第１図、第３図により説明す
る。
る。
不発明の電圧監視回路は、′也圧異常検出回路４２、Ｒ
ＥＳＥＴ信号用ディレィ生成回路４５、及びＲＥＳＥＴ
信号出力部４４かも構成される。この電圧監視回路は、
′電源ＯＮ時にある規定の時間幅のＲＥＳＥＴ信号を出
力するもので、その規定の時間幅を調整するのがＲＥＳ
ＥＴ信号生成用ディレィ生成回路である。かつ、該電圧
監視回路は、電源が正常な状態から、ある規定以下に、
電源が低下した場合に、ある規定幅のＲＥＳＥＴ信号を
出力する。
ＥＳＥＴ信号用ディレィ生成回路４５、及びＲＥＳＥＴ
信号出力部４４かも構成される。この電圧監視回路は、
′電源ＯＮ時にある規定の時間幅のＲＥＳＥＴ信号を出
力するもので、その規定の時間幅を調整するのがＲＥＳ
ＥＴ信号生成用ディレィ生成回路である。かつ、該電圧
監視回路は、電源が正常な状態から、ある規定以下に、
電源が低下した場合に、ある規定幅のＲＥＳＥＴ信号を
出力する。
第１図において、被監視電圧ＦＣＣが低下すると、ｙｃ
ｃの、抵抗２１．抵抗２２によって分圧されたりか、基
準電圧２３のＶＲＸＦ 以下になると、コンパレータ
２４が異常を検知し、その情報によりＲ−Ｓフリップフ
ロツブ２５がセットされる。
ｃの、抵抗２１．抵抗２２によって分圧されたりか、基
準電圧２３のＶＲＸＦ 以下になると、コンパレータ
２４が異常を検知し、その情報によりＲ−Ｓフリップフ
ロツブ２５がセットされる。
これによりトランジスタ２６がＯＮし、コンデンサー４
１の放電が開始される。放電が進んで、コンデンサ４１
の電位Ｖ１が、Ｖｃｃを抵抗３０．抵抗５１、で分圧さ
れた電位Ｖ、より低くなると、コンパレータ５４により
その異常状態が検知され、それによりてＲＥＳＥＴ信号
が出力される。この後、ＶＣｔ”の電圧異常が解除され
ているとＲ−５７リツプフａツブ２５は、リセットされ
、次の電圧異常侍ちの状態になる。
１の放電が開始される。放電が進んで、コンデンサ４１
の電位Ｖ１が、Ｖｃｃを抵抗３０．抵抗５１、で分圧さ
れた電位Ｖ、より低くなると、コンパレータ５４により
その異常状態が検知され、それによりてＲＥＳＥＴ信号
が出力される。この後、ＶＣｔ”の電圧異常が解除され
ているとＲ−５７リツプフａツブ２５は、リセットされ
、次の電圧異常侍ちの状態になる。
更に、本実施例においては、Ｒ−Ｓフリップフロップの
出力から、ただちにＲＡＳＥＴ信号を発生させるための
もう一つの信号経路が設けられている。
出力から、ただちにＲＡＳＥＴ信号を発生させるための
もう一つの信号経路が設けられている。
すなわち、電圧異常が発生すると、コンパレータ２４を
介してＲ−Ｓフリップフロップがセットされるとその出
力によりすぐにＲＡＳＥＴ信号が出力される回路である
。第３図は本実施例のタイミング図を示している。同図
（α）は、Ｖｚ（ｌ！号を示し、同図［ｂｌ 、 ｆＣ
ｌ 、 （ｄｌ 、 ｆｇｌとＶ）は第１図の点■。
介してＲ−Ｓフリップフロップがセットされるとその出
力によりすぐにＲＡＳＥＴ信号が出力される回路である
。第３図は本実施例のタイミング図を示している。同図
（α）は、Ｖｚ（ｌ！号を示し、同図［ｂｌ 、 ｆＣ
ｌ 、 （ｄｌ 、 ｆｇｌとＶ）は第１図の点■。
■、■、■、■における信号の波形を示す。信号Ｖ５．
すなわちＶ。、 り）値に異常が発生すると、コンパレ
ータ２４は同図（ｂｌの信号を発生する。この信号はＲ
−Ｓフリップフロツブ２５に入力され、Ｑ出力、（出力
に、それぞれ同図ｔｅｌ 、 ｆｄｌに示す信号を出力
する。Ｑ出力はディレィ生成回路４３の初段のスイッチ
ングΦトランジスタ２６のベースに印加され、コンデン
サ４１が放電を開始する。
すなわちＶ。、 り）値に異常が発生すると、コンパレ
ータ２４は同図（ｂｌの信号を発生する。この信号はＲ
−Ｓフリップフロツブ２５に入力され、Ｑ出力、（出力
に、それぞれ同図ｔｅｌ 、 ｆｄｌに示す信号を出力
する。Ｑ出力はディレィ生成回路４３の初段のスイッチ
ングΦトランジスタ２６のベースに印加され、コンデン
サ４１が放電を開始する。
電位Ｖ１は第３図（−１に示されているように、電位４
より低下し、コンパレータ３４の出力に同図１１１に示
された信号を発生する。
より低下し、コンパレータ３４の出力に同図１１１に示
された信号を発生する。
コンパレータ３４の出力信号が低状態となるとき、その
立下がり点で、Ｒ−５７１）ツブフロツブ２５のリセッ
ト端子にリセット入力がなされ、で出力が反転する（同
図ｆｃＬｌ参照）。それと同時にコンパレータ３４出力
は、ＲＥＳＥＴ信号出力邪４４のＮＯＲ回路圧、Ｒ−Ｓ
フリップ−フロツブ２５ので出力と共に印加され、その
出力に同図σ）の信号を発生する。よりて、ＲＥＳＥＴ
信号は同図Ｔｇ１のようになる。このＲＥＳＥＴ信号は
、同図＋Ａ＋に示した従来回路例におけるＲＥＳＥＴ信
号と比較して明らかなように、瞬時にＲＥＳＥＴ信号が
出力されることが明らかである。
立下がり点で、Ｒ−５７１）ツブフロツブ２５のリセッ
ト端子にリセット入力がなされ、で出力が反転する（同
図ｆｃＬｌ参照）。それと同時にコンパレータ３４出力
は、ＲＥＳＥＴ信号出力邪４４のＮＯＲ回路圧、Ｒ−Ｓ
フリップ−フロツブ２５ので出力と共に印加され、その
出力に同図σ）の信号を発生する。よりて、ＲＥＳＥＴ
信号は同図Ｔｇ１のようになる。このＲＥＳＥＴ信号は
、同図＋Ａ＋に示した従来回路例におけるＲＥＳＥＴ信
号と比較して明らかなように、瞬時にＲＥＳＥＴ信号が
出力されることが明らかである。
！＠４図は第１図に示した実施例のより具体的な回路例
を示すものであり、ＲＥＳＥＴ信号出力部４４ｆ）ＮＯ
Ｒ回路は多段のトランジスタ回路で構成されている。
を示すものであり、ＲＥＳＥＴ信号出力部４４ｆ）ＮＯ
Ｒ回路は多段のトランジスタ回路で構成されている。
以上詳述した本発明によれば、電圧異常が発生してから
、＆“ＳＥＴ信号が、出力されるまでの遅延時間が、肝
罰了パルス幅調整用コンデンサと、トランジスタの内部
コレクタ抵抗の時定数で決まり、通常、数μｓ以上の遅
延となるところを、トランジスタのスイッチング遅延時
間として、１００ｎｌに押えることができる。
、＆“ＳＥＴ信号が、出力されるまでの遅延時間が、肝
罰了パルス幅調整用コンデンサと、トランジスタの内部
コレクタ抵抗の時定数で決まり、通常、数μｓ以上の遅
延となるところを、トランジスタのスイッチング遅延時
間として、１００ｎｌに押えることができる。
これにより、電圧異常が発生すると、瞬時にＲＥＳＥＴ
信号が出力され、マイクロプロセッサ−１及びその周辺
回路の誤動作を完全に防止することができる。
信号が出力され、マイクロプロセッサ−１及びその周辺
回路の誤動作を完全に防止することができる。
第１図は本発明の電圧監視回路の一実施例を示す図、第
２図は従来の電圧監視回路を示す図、第３図は本発明の
電圧監視回路の動作タイミング図を示す図、第４図は本
発明の電圧監視回路の一具体例を示す図である。 １．２，２１，２２．５０，５１．３２・・・抵抗３・
・・スイッチング素子 ４．９・・・定電流回路５．１
０，１２，２４．３４・・・コンパレータ６・・・ＲＥ
ＦＥＲＥＮＣＥ ＶＯＬＴＡＧＥ （基準電圧発生回路
）７．２５・・・Ｒ／Ｓフリップ７ａツブ８．１３．２
６〜２９．３３ 、５５〜４０・・・トランジスタ１１
．４１・・・コンデンサ ２５・・・基準電圧 ４２・・・電圧異常検出回路 ４３・・・ＲＥＳＥＴ信号用ディレィ生成回路４４・・
・出力段
２図は従来の電圧監視回路を示す図、第３図は本発明の
電圧監視回路の動作タイミング図を示す図、第４図は本
発明の電圧監視回路の一具体例を示す図である。 １．２，２１，２２．５０，５１．３２・・・抵抗３・
・・スイッチング素子 ４．９・・・定電流回路５．１
０，１２，２４．３４・・・コンパレータ６・・・ＲＥ
ＦＥＲＥＮＣＥ ＶＯＬＴＡＧＥ （基準電圧発生回路
）７．２５・・・Ｒ／Ｓフリップ７ａツブ８．１３．２
６〜２９．３３ 、５５〜４０・・・トランジスタ１１
．４１・・・コンデンサ ２５・・・基準電圧 ４２・・・電圧異常検出回路 ４３・・・ＲＥＳＥＴ信号用ディレィ生成回路４４・・
・出力段
Claims (1)
- １、入力電圧の異常を検出する電圧異常検出部と、該検
出部からの出力信号により時間的ディレイを有する第１
のリセット信号を発生するリセット信号生成部と、上記
電圧異常検出部の出力信号を第２のリセット信号として
、上記第１のリセット信号と該第２のリセット信号を論
理和信号として出力する出力段を有することを特徴とす
る電圧監視回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60239302A JPS6299818A (ja) | 1985-10-28 | 1985-10-28 | 電圧監視回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60239302A JPS6299818A (ja) | 1985-10-28 | 1985-10-28 | 電圧監視回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6299818A true JPS6299818A (ja) | 1987-05-09 |
Family
ID=17042703
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60239302A Pending JPS6299818A (ja) | 1985-10-28 | 1985-10-28 | 電圧監視回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6299818A (ja) |
-
1985
- 1985-10-28 JP JP60239302A patent/JPS6299818A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2581735B2 (ja) | 停電検出装置 | |
| JPS6299818A (ja) | 電圧監視回路 | |
| JP4022318B2 (ja) | リセット回路 | |
| JPH08274607A (ja) | Ｃｐｕの電源電圧監視回路 | |
| JPH04418Y2 (ja) | ||
| JP2558332Y2 (ja) | 電圧監視回路 | |
| JPH0749422Y2 (ja) | 電圧監視回路 | |
| JPS63256015A (ja) | マイクロコンピユ−タのリセツト回路 | |
| KR920004986Y1 (ko) | 리세트 겸용 워치도그회로 | |
| JPS6016129A (ja) | 電源リセツト回路 | |
| JPH06242845A (ja) | 直流安定化電源装置 | |
| KR890004800Y1 (ko) | 마이콤의 오동작 방지회로 | |
| JPH04138379A (ja) | 過電流防止回路 | |
| JPH076541Y2 (ja) | 初期テスト開始識別回路 | |
| JPS59212025A (ja) | リセツト回路 | |
| JP2775088B2 (ja) | 異常検出装置 | |
| JPS62103718A (ja) | 給電検出回路 | |
| JP2869219B2 (ja) | 安定化電源回路 | |
| JPH0642767B2 (ja) | システムリセット回路 | |
| JPH01223360A (ja) | 電圧監視回路 | |
| JPS63307367A (ja) | パワ−オフ信号発生回路 | |
| KR920009191B1 (ko) | 리세트회로 | |
| JPH0726735Y2 (ja) | 電源回路 | |
| JPH05283994A (ja) | リセット回路 | |
| JPS59126322A (ja) | 半導体集積回路 |