JPH076541Y2 - 初期テスト開始識別回路 - Google Patents
初期テスト開始識別回路Info
- Publication number
- JPH076541Y2 JPH076541Y2 JP5994687U JP5994687U JPH076541Y2 JP H076541 Y2 JPH076541 Y2 JP H076541Y2 JP 5994687 U JP5994687 U JP 5994687U JP 5994687 U JP5994687 U JP 5994687U JP H076541 Y2 JPH076541 Y2 JP H076541Y2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- initial test
- resistor
- capacitor
- test start
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Description
【考案の詳細な説明】 ［産業上の利用分野］ この考案は電子機器について、主に電源投入時に実施す
る初期テストの開始時を識別する初期テスト開始識別回
路に関するものである。
る初期テストの開始時を識別する初期テスト開始識別回
路に関するものである。
［従来の技術］ 電子機器においては、電源投入時に自己診断試験すなわ
ち初期テストを行う必要のあるものがある。従来、この
初期テストを中央処理装置CPUを用いて行うか、あるい
は第３図のように抵抗R30とコンデンサC30との直列回路
を電源Vccに接続し、抵抗R30とコンデンサC30との接続
点の電圧をTTLのゲートＧに供給して、そのゲートＧの
スレッショルドにより初期テストの開始を許容する信号
を出力していた。
ち初期テストを行う必要のあるものがある。従来、この
初期テストを中央処理装置CPUを用いて行うか、あるい
は第３図のように抵抗R30とコンデンサC30との直列回路
を電源Vccに接続し、抵抗R30とコンデンサC30との接続
点の電圧をTTLのゲートＧに供給して、そのゲートＧの
スレッショルドにより初期テストの開始を許容する信号
を出力していた。
［考案が解決しようとする問題点］ CPUを用いる場合は、当然その電子機器内にCPUを備えて
いる必要がある。一方、第３図のように、ゲートＧの入
力に直接抵抗コンデンサの直列回路を接続する場合は、
例えば電源投入時に、抵抗R30を介してコンデンサC30の
電圧がゆっくり上昇し、その入力に対し、ゲートＧを構
成するTTLは、例えば入力が1V以下の場合は入力“0"で
出力“1"を出し、入力が2V以上の場合は入力“1"で出力
“0"を出すようにすることが出来るが、スレッショルド
範囲（“1"、“0"判別不安定領域）が広いので、入力が
スレッショルド範囲であるとき、出力は“1"と“0"の間
を衝突した不安定な出力となる。このスレッショルド電
圧は前述したように１〜2Vと低いので、初期テストの開
始を設定する信号として必要な秒単位の長時間の信号を
出すことができない。長時間の信号を出すと前述の不安
定な出力の期間が長くなり第４図のようにリンギングが
発生することとなる。また、電源の瞬断時にゲートＧか
ら再度初期テストの開始を許容する信号が出て、初期テ
ストを開始してしまう不都合が生じる場合があった。
いる必要がある。一方、第３図のように、ゲートＧの入
力に直接抵抗コンデンサの直列回路を接続する場合は、
例えば電源投入時に、抵抗R30を介してコンデンサC30の
電圧がゆっくり上昇し、その入力に対し、ゲートＧを構
成するTTLは、例えば入力が1V以下の場合は入力“0"で
出力“1"を出し、入力が2V以上の場合は入力“1"で出力
“0"を出すようにすることが出来るが、スレッショルド
範囲（“1"、“0"判別不安定領域）が広いので、入力が
スレッショルド範囲であるとき、出力は“1"と“0"の間
を衝突した不安定な出力となる。このスレッショルド電
圧は前述したように１〜2Vと低いので、初期テストの開
始を設定する信号として必要な秒単位の長時間の信号を
出すことができない。長時間の信号を出すと前述の不安
定な出力の期間が長くなり第４図のようにリンギングが
発生することとなる。また、電源の瞬断時にゲートＧか
ら再度初期テストの開始を許容する信号が出て、初期テ
ストを開始してしまう不都合が生じる場合があった。
［作用］ 電源立ち上がり時にて抵抗直列回路から電圧が直ちに立
ち上がり、抵抗コンデンサの直列回路からの電圧は徐々
に上昇するので、これを比較する比較器はコンデンサの
充電時間に応じたパルスを出力し、瞬断時は抵抗コンデ
ンサの時定数により徐々に降下するが比較器にパルスを
出力するに至らずに定常の動作状態に戻る。
ち上がり、抵抗コンデンサの直列回路からの電圧は徐々
に上昇するので、これを比較する比較器はコンデンサの
充電時間に応じたパルスを出力し、瞬断時は抵抗コンデ
ンサの時定数により徐々に降下するが比較器にパルスを
出力するに至らずに定常の動作状態に戻る。
［実施例］ 以下、本考案の実施例を、図面を参照して、詳細に説明
する。
する。
第１図は一実施例の回路図であり、第２図は動作説明図
である。第１、第２の抵抗R1,R2は直列に接続してあ
り、電源Vccに接続されている。第３の抵抗R3とコンデ
ンサＣが直列に接続され電源Vccに接続されている。第
１、第２の抵抗R1、R2の接続点Ａは比較器COMPの＋側に
接続され、第３の抵抗R3とコンデンサＣとの接続点Ｂは
比較器COMPの−側に接続されている。比較器COMPの出力
端側はゲートG1の一方の入力端に接続され、ゲートG1の
他方の入力端にはテストパルスがテストパルス発生器TP
Gから入力されるように接続されている。
である。第１、第２の抵抗R1,R2は直列に接続してあ
り、電源Vccに接続されている。第３の抵抗R3とコンデ
ンサＣが直列に接続され電源Vccに接続されている。第
１、第２の抵抗R1、R2の接続点Ａは比較器COMPの＋側に
接続され、第３の抵抗R3とコンデンサＣとの接続点Ｂは
比較器COMPの−側に接続されている。比較器COMPの出力
端側はゲートG1の一方の入力端に接続され、ゲートG1の
他方の入力端にはテストパルスがテストパルス発生器TP
Gから入力されるように接続されている。
電源投入時、第１、第２の抵抗R1、R2の接続点Ａの電圧
はR1とR2との比により電源Vccより低い電圧に急激に上
昇し安定する。一方、第３の抵抗R3とコンデンサＣとの
接続点Ｂの電圧は時定数CR3によりVccまで上昇する。こ
のとき、接続点Ｂの電圧VBは、初めから所定の時間だ
け、接続点Ａの電圧VAより低くなっており、これを比較
器COMPが検出し、パルスを出力する。このパルスはゲー
トG1の一方の入力端に送られるが、このときテストパル
ス発生器TSGから自動的に発生するテストパルスを通過
させ。所定の初期テストを行う。その後、Ｂ点の電圧VB
が上昇しＡ点の電圧VAより高くなったとき、テストパル
スが通過しなくなる。Ｂ点の電圧がほぼVccになったと
きは、電源瞬断等によりＢ点の電圧VBが下降してもＡ点
の電圧VA以下にはならないのでテストパルスは通過せ
ず、再度の初期テストが行われることはない。
はR1とR2との比により電源Vccより低い電圧に急激に上
昇し安定する。一方、第３の抵抗R3とコンデンサＣとの
接続点Ｂの電圧は時定数CR3によりVccまで上昇する。こ
のとき、接続点Ｂの電圧VBは、初めから所定の時間だ
け、接続点Ａの電圧VAより低くなっており、これを比較
器COMPが検出し、パルスを出力する。このパルスはゲー
トG1の一方の入力端に送られるが、このときテストパル
ス発生器TSGから自動的に発生するテストパルスを通過
させ。所定の初期テストを行う。その後、Ｂ点の電圧VB
が上昇しＡ点の電圧VAより高くなったとき、テストパル
スが通過しなくなる。Ｂ点の電圧がほぼVccになったと
きは、電源瞬断等によりＢ点の電圧VBが下降してもＡ点
の電圧VA以下にはならないのでテストパルスは通過せ
ず、再度の初期テストが行われることはない。
なお、第４の抵抗R4は第３の抵抗R3よりも若干小さい値
として、ダイオードD1介して電源断の時に放電を促進
し、電源投入に備えるものである。
として、ダイオードD1介して電源断の時に放電を促進
し、電源投入に備えるものである。
［考案の効果］ 以上、詳細に説明した通り、本考案によれば、CPUを備
えないような小形の機器に自由に初期テストのための時
間を設定することができ、部品点数の少ない回路で実現
することができる。そして、比較器を用いているのでリ
ンギングを発生させること無く長時間の初期設定時間を
定めることが出来るとともに、電源瞬断時にテストパル
スを通過させないので誤動作を防止することが出来る。
えないような小形の機器に自由に初期テストのための時
間を設定することができ、部品点数の少ない回路で実現
することができる。そして、比較器を用いているのでリ
ンギングを発生させること無く長時間の初期設定時間を
定めることが出来るとともに、電源瞬断時にテストパル
スを通過させないので誤動作を防止することが出来る。
第１図は本考案の一実施例の回路図、第２図は動作波形
図、第３図は従来の回路図、第４図は従来の出力波形図
である。 R1,R2,R3,R4……抵抗、Ｃ……コンデンサ、COMP……比
較器、D1……ダイオード、G1……ゲート、TSG……テス
トパルス発生器。
図、第３図は従来の回路図、第４図は従来の出力波形図
である。 R1,R2,R3,R4……抵抗、Ｃ……コンデンサ、COMP……比
較器、D1……ダイオード、G1……ゲート、TSG……テス
トパルス発生器。
Claims (1)
- 【請求項１】電子機器の電源に接続する第１及び第２の
抵抗の直列回路と、 前記電源に接続する第３の抵抗とコンデンサとの直列回
路と、 前記第１及び第２の抵抗の接続点の電圧VAと第３の抵抗
とコンデンサとの接続点の電圧VBとを比較し電圧VBが電
圧VAよりも低い間だけ初期テスト開始を許容する信号を
出力する比較器とを 有することを特徴とする初期テスト開始識別回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5994687U JPH076541Y2 (ja) | 1987-04-22 | 1987-04-22 | 初期テスト開始識別回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5994687U JPH076541Y2 (ja) | 1987-04-22 | 1987-04-22 | 初期テスト開始識別回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63167274U JPS63167274U (ja) | 1988-10-31 |
| JPH076541Y2 true JPH076541Y2 (ja) | 1995-02-15 |
Family
ID=30891923
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5994687U Expired - Lifetime JPH076541Y2 (ja) | 1987-04-22 | 1987-04-22 | 初期テスト開始識別回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH076541Y2 (ja) |
-
1987
- 1987-04-22 JP JP5994687U patent/JPH076541Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63167274U (ja) | 1988-10-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4434403A (en) | Universal reset circuit for digital circuitry | |
| JPH076541Y2 (ja) | 初期テスト開始識別回路 | |
| JPH04290966A (ja) | 低電源電圧検出回路 | |
| US6087866A (en) | Circuit for producing a reset signal | |
| JP3440482B2 (ja) | 切替回路 | |
| JPH0237062Y2 (ja) | ||
| KR940002813Y1 (ko) | 마이크로 프로세서의 리셋트 회로 | |
| KR890004800Y1 (ko) | 마이콤의 오동작 방지회로 | |
| KR890003753Y1 (ko) | 마이콤의 오동작시 자동 리세트회로 | |
| KR860003524Y1 (ko) | 마이크로 프로세서의 리세트 회로 | |
| JPS6016983Y2 (ja) | リセツト回路 | |
| JPS5941641Y2 (ja) | リセツト信号発生回路 | |
| JP2869219B2 (ja) | 安定化電源回路 | |
| KR890006608Y1 (ko) | 마이컴의 오동작 방지회로 | |
| KR0132407Y1 (ko) | 전원전압 감소 검출회로 | |
| KR900008956Y1 (ko) | 마이컴 리세트 안정화 회로 | |
| JPH028146B2 (ja) | ||
| KR920004986Y1 (ko) | 리세트 겸용 워치도그회로 | |
| JPH0310631U (ja) | ||
| KR930003562Y1 (ko) | 모니터용 수직 및 수평주파수의 이상 주파수 차단장치 | |
| JPS6346812A (ja) | パワ−オンリセツト回路 | |
| JPH0686119U (ja) | Ａｃｃ検知回路 | |
| JPH0454819A (ja) | 電圧源回路 | |
| JPH06112792A (ja) | リセット回路 | |
| JPH0363764B2 (ja) |