JPS5941641Y2 - リセツト信号発生回路 - Google Patents

Description

【考案の詳細な説明】 この考案は、電源の投入、しゃ断時に各種回路素子ある
いは制御器へのリセットＷ号を必要とする制御装置にお
けるリセット信号発生回路に関する。

従来、この種のリセット信号発生回路としては、第１図
に示すものが実用されている。

すなわち、第１図において、■は電源（図示していない
）が投入されることにより、所定の直流電圧が得られる
直流電源である。

この直流電源Ｖは、握抗ＲとコンデンサＣとの直列体に
供給されるようになっており、上記抵抗Ｒと上記コンデ
ンサＣとの接続点には波形整形回路Ｘの入力端が接続さ
れている。

つまり、上記電源（図示していない）が投入されると、
上記波形整形回路Ｘの入力電圧は、上記抵抗Ｒとコンデ
ンサＣによって定まる時定数をもって上昇するようにな
っている。

また、上記電源（図示していない）がしゃ断されると、
上記波形整形回路Ｘの入力電圧は、上記コンデンサＣの
放電時間をもって下降するようになっている。

そして、上記波形整形回路Ｘは、所定のスレッシュホー
ルドレベルを設定しており、上記電源（図示していない
）の投入時における零電位力）ら上記スレッシュホール
ドレベルに達するまでの入力電圧の立上がり波形を瞬時
パルス波形に整形し、リセット信号として図示していな
い各種回路素子あるいは制御器に与えるものである。

また、上記波形整形回路Ｘは、上記電源（図示していな
い）のしゃ断時における上記スレッシュホールドレベル
から零電位になるまでの入力電圧の立下がり波形と瞬時
パルス波形に整形し、リセットｉ号として図示していな
い各種回路素子あるいは制御器に与えるものである。

し力）して、波形整形回路Ｘから出力されるリセットＨ
号によって、電源（図示していない）の投入、しゃ断時
における図示していない各種回路素子あるいは制御器な
どの動作状態を初期状態にセットすることができる。

ところで、上記のようなリセット信号発生回路には、次
のような問題点があった。

つまり、電源の投入、しゃ断時における波形整形回路Ｘ
の入力電圧の立上がり波形および立下がり波形は、ゆる
い傾斜となっている。

このため、たとえば瞬時的な停電などのように、電源が
しゃ断された直後に再び電源が投入され、波形整形回路
Ｘにおける入力電圧が降下する途中から再び上昇した場
合、その入力電圧の立下がり波形と立下がり波形が重な
ってしまう。

すなわち、電源の投入、しゃ断が繰り返された場合、波
形整形回路Ｘは瞬時パルス波形に整形できなくなり、よ
ってリセット信号を発生できない。

この考案は上記のような事情に鑑みてなされたもので、
その目的とするところは、電源の投入、しゃ断時にリセ
ット信号を確実に発生することができるリセットｆ＝号
発生回路を提供するものである。

以下、この考案の一実施例を図面を参照して説明する。

この場合、２種類の直流電源を有し、力）つ制御回路か
らのパルス性制御信号によって駆動される制御器を備え
だ複写機の制御装置に対するこの考案の適用形態を説明
する。

第２図において、ｖｌはたとえば９〔ｖ〕に設定した直
流電源で、この直流電源■１は制御回路１に供給される
ようになっている。

上記制御回路１は、複写機全体を制御するもので、ＩＣ
やＬＳＩなどによって構成されており、複写動作に必要
な各種制御信号Ｃ１〜Ｃｎオよびパルス性制御信号Ｐ１
〜Ｐｎなどを必要に応じて出力するようになっている。

そして、制御回路１カ）ら出力される制御信号Ｐ１は、
駆動回路２を介して制御器たとえばリレー３の一端に与
えられるもので、その制御信号Ｐ１によって上記リレー
３が駆動されるようになっている。

さらに、上記制御回路１カ）ら出力される制御信号Ｐ２
は、駆動回路４を介してクラッチ５の一端に与えられる
もので、その制御信号Ｐ２によって上記クラッチ５が駆
動されるようになっている。

また、上記制御回路１カ）ら出力される制御信号Ｐ、は
駆動回路６を介して制御器たとえば複写枚数カウンタＩ
の一端に与えられるもので、その制御信号Ｐｎによって
上記複写枚数カウンタＴが駆動されるようになっている
。

なお、制御回路１から出力される制御信号Ｃ１〜Ｃ０は
、図示していない他の制御器を駆動する制御回路に供給
されるようになっている。

し力）して、上記リレー３、クラッチ５″！６よび複写
枚数カウンタＩには、後述する直流電源■２がそれぞれ
供給されるようになっている。

また、上記リレー３、クラッチ５および複写枚数カウン
タ７には、それぞれスパークキラー用のダイオード８．
９．１０が図示極性で並列に接続されている。

そして、上記のように構成された複写機の制御装置にお
いて、直流電源ｖ１は抵抗Ｒ１と抵抗Ｒ２との直列体の
一端に供給され、この直列体の他端は接地されている。

そして、上記抵抗Ｒ１と抵抗Ｒ２との接続点Ｐ１は、Ｎ
ＰＮ形トランジスタＴ１のベースに接続されている。

このトランジスタＴ１のエミッタは、ツェナーダイオー
ドＺＤを介して接地されている。

上記ツェナーダイオードＺＤは、上記トランジスタＴ１
の動作電圧を設定するものである。

また上記トランジスタＴ１のコレクタは、抵抗Ｒ３を介
してスイッチング素子にとえばＰＮＰ形トランジスタＴ
２のベースに接続されている。

このトランジスタＴ２のエミッタには、たとえば２４（
Ｖ）に設定した直流電源■２が供給されるようになって
いる。

さらに、上記トランジスタＴ２のコレクタは、前記リレ
ー３、クラッチ５および複写枚数カウンタＴの各他端に
それぞれ接続されている。

また、上記トランジスタＴ２のエミッタとベースとの間
には、抵抗Ｒ４が接続されている。

この抵抗Ｒ４は、上記トランジスタＴ２の動作電圧を設
定するものである。

また、上記トランジスタＴ２のコレクタは、抵抗Ｒ６と
抵抗Ｒ６との直列体を介して接地されている。

上記抵抗Ｒ６と抵抗Ｒ６との接続点Ｐ２には、ＮＰＮ形
トランジスタＴ３のベースが接続されている。

このトランジスタＴ３のコレクタには、抵抗Ｒ７を介し
て前記直流電源■１が供給されるようになっており、ま
たエミッタは接地されている。

そして、上記抵抗Ｒ７と上記トランジスタＴ３のコレク
タとの接続点は、ダイオードＤを図示極性で介してスイ
ッチング素子たとえばＮＰＮ形トランジスタＴ４のベー
スに接続されている。

上記ダイオードＤと上記トランジスタＴ４のベースとの
接続点Ｐ３は、抵抗Ｒ３を介して接地されている。

また、上記トランジスタＴ４のエミッタは接地され、コ
レクタは抵抗Ｒ０とコンデンサＣ１との直列体を介して
接地されている。

上記抵抗Ｒ０とコンデンサＣ１との接続点には、抵抗Ｒ
ＩＯを介して前記直流電源ｖ１が供給されるようになっ
ている。

さらに、上記抵抗Ｒ０とコンデンサＣ１との接続点には
波形整形回路Ｘが接続されている。

この場合、上記抵抗ＲＩＯとコンデンサＣ１により積分
回路が構成されている。

そして、上記波形整形回路Ｘは、前述したように電源（
図示していない）の投入、しゃ断時における入力電圧の
立上がり波形および立下がり波形をそれぞれ瞬時パルス
波形に整形し、リセット信号として図示していない各種
回路素子あるいは制御器に与えるものである。

また、直流電源Ｖ１．■２は、ともに図示していない電
子複写機本体における電源スィッチのオン、オフにより
、定常電位になったり、零電位になったりするものであ
る。

次に、上記のように構成されたこの考案の動作を説明す
る。

まず、複写機（図示していない）の電源スィッチがオン
されて電源が投入されると、直流電源■１．ｖ２が零電
位からそれぞれ上昇していく。

このとき、接続点Ｐ１の電位がツェナーダイオードＺＤ
のツェナー電圧値と、トランジスタＴ１が導通するため
のベース・エミッタ間電圧値とを合わせた値に達するま
では、上記トランジスタＴ１は不導通となっている。

この場合、トランジスタＴ２は、抵抗Ｒ３に電流が流れ
ずベース・エミッタ間電圧が低下しているため不導通と
なっており、接続点Ｐ２が零電位となるだめにトランジ
スタＴ３も不導通となっている。

したがって、接続点Ｐ３の電位は上昇しており、トラン
ジスタＴ４が導通となっている。

すなわち、コンデンサＣ１は、抵抗Ｒ０Ｅよびトランジ
スタＴ４のコレクターエミッタ間を介して放電するため
、波形整形回路Ｘにおける入力電圧は零電位となってい
る。

しかして、直流電源■１．Ｖ２の電位が上昇していき、
接続点Ｐ１の電位がツェナーダイオードＺＤのツェナー
電モ値と、トランジスタＴ１が導通するためのベース・
エミッタ間電圧値とを合わせに値に達すると、トランジ
スタＴ１が導通する。

すると、抵抗Ｒ３に電流が流れなくなり、トランジスタ
Ｔ２のベース・エミッタ間電圧が上昇して上記トランジ
スタＴ２も導通する。

そして、直流電源ｖ２から２４（Ｖ）の直流電圧がリレ
ー３、クラッチ５′！６よび複写枚数カウンタ７にそれ
ぞれ供給されるとともに、接続点Ｐ２の電位が上昇して
トランジスタＴ３が導通となる。

このとき、接続点Ｐ３の電位が低下して、トランジスタ
Ｔ４は不導通となり、コンデンサＣ１の充電が開始され
るようになる。

したがって、波形整形回路Ｘにおける入力電圧は、直流
電源■１の電位の立上がりよりも所定時間遅れて立上が
ることになる。

し力）して、波形整形回路Ｘは、零電位力）ら所定のス
レッシュホールドレベルに達するまでの入力電圧の立上
がり波形を瞬時パルス波形に整形し、リセット信号とし
て図示していない各種回路素子あるいはリレー３、クラ
ッチ５などの制御器に与える。

また、複写機（図示していない）の電源スィッチがオフ
されて電源がしゃ断されると、直流電源■１．ｖ２が定
常電位からそれぞれ下降していく。

このとき、波形整形回路Ｘにおける入力電圧は、飽和レ
ベル力）ら所定のスレッシュホールドレベルを通過し、
さらに低下していく。

一方、接続点Ｐ１の電位が、ツェナーダイオードＺＤの
ツェナー電圧値と、トランジスタＴ１が導通するための
ベース・エミッタ間電圧値とを合わせた値よりも低下す
ると、上記トランジスタＴ１が不導通となる。

すると、抵抗Ｒ３に電流が流れなくなってトランジスタ
Ｔ２のベース・エミッタ間電圧が小さくなり、上記トラ
ンジスタＴ２も不導通となる。

そして、直流電源■２からリレー３、クラッチ５および
複写枚数カウンタ７への電源供給路がしゃ断されるとと
もに、接続点Ｐ２の電位が低下してトランジスタＴ３が
不導通となる。

このとき、接続点Ｐ３の電位が上昇して、トランジスタ
Ｔ４は導通となり、コンデンサＣ１は抵抗Ｒ９ｊｉ１５
よびトランジスタＴ４のコレクターエミッタ間を介して
放電する。

すなわち、波形整形回路Ｘにおける入力電圧は、急瞬に
零電位となり、直流電源■１の立下がりよりも所定時間
早く立下がることになる。

し力）して、波形整形回路Ｘは、所定のスレッシュホー
ルドレベル力）う零電位までの入力電圧の立下がり波形
を瞬時パルス波形に整形し、リセット信号として図示し
ていない各種回路素子あるいはリレー３、クラッチ５な
どの制御器に与える。

したがって、波形整形回路Ｘにおける入力電圧が、従来
のものよりも所定時間遅れて立上がるようにし、しかも
従来のものよりも所定時間早めて立下がるようにしたの
で、たとえば瞬時的な停電などのように、電源しゃ断さ
れた直後に再び電源が投入された場合にも、波形整形回
路Ｘにおける入力電圧の立下がり波形と立上がり波形が
重ならなくなる。

すなわち、電源の投入、しゃ断が繰り返された場合にも
、波形整形回路Ｘでは瞬時パルス波形を整形することが
でき、リセツ）ｆｆ１号を確実に発することができる。

また、上記実施例によれば次のような問題点をも解消す
ることができるようになっている。

すなわち、パルス性制御信号Ｐ１〜Ｐｎを発する制御回
路１においては、ＩＣやＬＳＩを採用しており、特にＬ
ＳＩは動作電圧の許容範囲が狭いため、直流電源ｖ１が
零電位になったとき、あるいは直流電源ｖ１が零電位か
ら上昇するときに不要な駆動信号をワンショット・パル
ス的に発生するという欠点がある。

そのため、リレー３、クラッチ５′ｊ６よび複写枚数カ
ウンタＴが誤動作してしまう場合があった。

しかしながら、直流電源Ｖ１が所定電位以下においては
、トランジスタＴ１が不導通となるのでトランジスタＴ
２も不導通となり、直流電源■２からリレー３、クラッ
チ５および複写枚数カウンタ７への電源供給路がしゃ断
されるようになっている。

したがって、制御回路１から不要な駆動信号が出力され
ても、リレー３、クラッチ５および複写枚数カウンタ７
は動作することがない。

つまり、制御器の誤動作を防止できるようになっている
。

以上詳述したようにこの考案によれば、電源の投入、し
ゃ断時にリセット信号を確実に発生することができ、し
かも制御器の誤動作をも防止することができるリセット
信号発生回路を提供できる。

【図面の簡単な説明】

第１図は従来における制御装置のリセット信号発生回路
を示す構成図、第２図はこの考案の一実施例を示す構成
図である。 ■１．■３・・・・・・直流電源、Ｒｌｏ・・・・・・
抵抗、Ｃ１・・・・・・コンデンサ、Ｘ・・・・・・波
形整形回路、Ｔ４・・・・・・スイッチング素子（トラ
ンジスタ）、３・・・・・・制御器（リレー）、５・・
・・・・制御器（クラッチ）、７・・・・・・制御器（
複写枚数カウンタ）。

Claims (1)

【実用新案登録請求の範囲】
1. 回路素子用と制御器用の２種の直流電源を有し、かつそ
   の直流電源の投入、しゃ断時に各種回路素子あるいは制
   御器へのりセラ）Ｈ号を必要とする制御装置において、
   前記回路素子用の直流電源が供給される抵抗とコンデン
   サと力）らなる積分回路と、この積分回路の積分出力の
   立上がり波形および立下がり波形をそれぞれ瞬時パルス
   波形に整形しリセットｉ号として出力する波形整形回路
   と、前記回路素子用の直流電源が所定の電位以下になっ
   たことを検知する検出手段と、この検出手段の検出結果
   に応動し前記コンデンサを放電せしめる第１スイツチン
   グ素子と、前記検出手段の検出結果に応動し前記制御器
   用の直流電源をしゃ断する第２スイツチング素子とを具
   備したことを特徴とするリセット信号発生回路。