JPS63256015A - マイクロコンピユ−タのリセツト回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 「産業上の利用分野」 本発明はマイクロコンピュータを応用した装置のリセッ
ト回路に関するもので、ざらに詳しくいえば、瞬間的な
電源電圧の低下が生じても、常に一定パルス長のリセッ
ト信号を得る回路に関するものである。

「従来の技術」 マイクロコンピュータを応用した装置では、電源電圧の
低下、瞬断、喪失を検出し、マイクロコンピュータを確
実に停止、再起動させることが重要であり、この目的で
リセット回路が付加されている。

第２図は従来のリセット回路の一例であり、本図を用い
て従来の方式について説明する。このリセット回路は電
源電圧低下検出要素７と電源断検出要素８の大きく２つ
の要素から構成されており、ＯＲ回路６により両者の出
力の論理和をとることによりリセット信号を得ている。

電源電圧低下検出要素７は電源電圧を検出する分圧回路
１とマイクロコンピュータ（図示路）の動作が保証され
る最低電源電圧レベルに相当する基準電圧を発生する基
準電圧発生回路２と、両者の出力を比較判定するコンパ
レータ３により構成される。電源部の異常などにより電
源電圧が連続的に低下した場合は、このコンパレータ３
の出力によりリセット信号を発生し、マイクロコンピュ
ータを停止させ不正動作を防止している。

また、電源断検出要素８は電源１０とアース１１間に接
続された抵抗４１とコンデンサ４２とからなるＣＲ積分
回路４と、ダイオード１２により構成される。、電源投
入時はＣＲ積分回路４の時定数で決まる一定パルス長の
リセット信号を得るとともに、電源断時には電源１０に
接続されたダイオード１２によりコンデンサ４２の充電
電荷を急速放電することにより、電源電圧の瞬断に対し
ても一定パルス長のリセット信号が得られるように構成
されている。

第３図（ａ）、（ｂ）、（Ｃ）に従来回路の各部の波形
を横軸に時間ｔをとって示す。第３図（ａ）のＴ１から
Ｔ２の間に、分圧回路１の出力電圧が基準電圧Ｇより低
下するような電源電圧低下Ａが発生すると、電源電圧低
下検出要素７によりＴ１からＴ２の間連続したリセット
信号Ｂが発生する。Ｔ３からＴ４の間あるいはＴ５から
Ｔ６の間に電源断ＣおよびＤが発生すると、Ｔ３あるい
はＴ５でコンデンサ４２の充電電荷は急速放電されるた
め、Ｔ４あるいはＴ６で電源が復電すると、第３図（ｂ
）に示すように、コンデンサ４２はアース電位から充電
が開始され、第３図（Ｃ）に示すような一定パルス長Ｔ
のリセット信号ＥおよびＦが発生する。ここでＳはＯＲ
回路６のスレッショルド電圧である。このように電源電
圧低下時には電源電圧低下検出要素７により連続したリ
セット信号が得られ、電源断時には電源断検出要素８に
より断時間の長短に拘らず一定パルス長Ｔのリセット信
号Ｅ、Ｆが得られる。

「発明が解決しようとする問題点」 マイクロコンピュータを応用した大・中規模の装置では
、機能単位に装置を分割し、複数の機能ユニットと共通
電源により装置を構成することがよく行われている。第
４図に示す例では２つの機能ユニット＃１、＃２と共通
電源２０により構成されている。この場合、機能ユニッ
ト＃１を運転状態で機能ユニット＃２の取替えなどによ
り電源５ＷＳ２を再投入するとき、共通電源２０は機能
ユニット＃２への突入電流により瞬間的な電圧低下が発
生し、機能ユニット＃１のマイクロコンビ１−夕が暴走
などの不正動作を起こすことが考えられる。

この電圧低下の時間はマイクロコンピュータのリセット
信号に必要な時間に比べて短い場合もあり、このとき前
述した従来回路の電源電圧低下検出要素７および電源断
検出要素８では、十分な時間長のリセット信号が得られ
ない欠点があった。

例えば分圧回路１の出力電圧を示す第５図（ａ）のＴ１
１からＴ１２の間、あるいは１−１３からＴ１４の間に
瞬間的な電源電圧の低下ＰおよびＨが発生した場合を考
える。

電源電圧低下ＰおよびＨが発生しても、第５図（ｂ）に
示すようにコンデンサ４２の電圧はアース電位まで低下
せず、コンデンサ４２の充電電荷は十分に放電されない
。このためＴＩ２およびＴ１４で電源が復電しても、コ
ンデンサ４２の充電開始からＯＲ回路６のスレッショル
ド電圧まで充電される時間は、第３図（Ｃ）の一定パル
ス長Ｔより短く、リセット信号ＩおよびＪのパルス長は
、第３図のリセット信号ＥおよびＦのパルス長と較べ短
いものとなる。

本発明はこのような点に鑑みて創案されたもので、従来
回路の構成を一部変更するだけで瞬間的な電圧低下に対
しても、一定パルス長のリセット信号が得られるマイク
コンピュータのリセット回路を提供することを目的とし
ている。

「問題点を解決するための手段」 第１図にブロック図で示したように１は電源電圧を検出
する分圧回路、２は基準電圧発生回路であり、分圧回路
１の出力電圧と基準電圧発生回路２の出力電圧はコンパ
レータ３で比較判定される。

コンパレータ３の出力端子はＯＲ回路６の１つの入力端
子６ａに接続される。また、電源１０とアース１１間に
接続された抵抗４１とコンデンサ４２とからなるＣＲ積
分回路４はＯＲ回路６のもう１つの入力端子６ｂに接続
され、リセット信号はＯＲ回路６の出力端子６Ｃから得
られる。ダイオード５はコンデンサ４２の充電電荷を放
電させるためのもので、コンパレーター３の出力端子に
接続される。

「作用」 電源電圧の低下が生じた場合、コンパレータ３の出力端
子は電源電圧が基準電圧Ｇを下回る間、時間遅れなしで
ローレベルとなり、コンデンサ４２の充電電荷は、ダイ
オード５とコンパレータ３の出力端子を介して急速放電
される。従って瞬間的な電源電圧の低下に対しても、コ
ンデンサ４２はアース電位となり、電源電圧の低下レベ
ルとは無関係に、電源電圧が正常レベルに復帰後一定パ
ルス長のリセット信号が１ｑられる。

「実施例」 第６図は本発明の実施例である。分圧回路１は抵抗３１
．３２とからなり、また基準電圧発生回路２はツェナー
ダイオード２１と、抵抗２２．２３．２４で構成されて
いる。

分圧回路１の分圧比は、リセット信号を発生させる電源
電圧のしきい値と基準電圧の値との比から決定される。

第７図（ａ）、（ｂ）、（Ｃ）は本実施例の波形説明図
である。分圧回路１の電圧を示す第７図（ａ）のＴ２１
からＴ２２の間あるいはＴ２３からＴ２４の間に瞬間的
な電源電圧の低下におよびＬが発生すると、コンパレー
タ３の出力はその間口−レベルとなり、第７図（ｂ）に
示すコンデンサ４２の充電電荷は即時に放電され、Ｔ２
２あるいはＴ２４で電源が復電すると、電源断検出要素
８のＣＲ積分回路４の時定数でコンデンサ４２は充電さ
れ、第７図（Ｃ）に示すような一定パルス長Ｔのリセッ
ト信号ＭおよびＮを発生する。従って電源電圧の低下レ
ベルとは無関係に、電源電圧が正常レベルに復帰後一定
パルス長のリセット信号が得られる。

なお、電源電圧が連続的に低下した場合の動作、および
電源断時の動作は従来回路と同様であるのでその説明は
省略する。

「発明の効果」 以上述べてきたように、本発明によれば、従来回路のダ
イオードの接続先を変更するだけで、瞬間的な電源電圧
の低下に対しても、一定パルス長のリセット信号を得る
ことができ、実用的には極めて有用である。

【図面の簡単な説明】

第１図は本発明のリセット回路のブロック図、第２図は
従来回路のブロック図、第３図（ａ）、（ｂ）、（Ｃ）
及び第５図（ａ）、（ｂ）、（Ｃ）は従来回路の波形説
明図、第４図はマイクロコンピュータを応用した装置の
装置構成例、第６図は本発明の実施例を示す回路図、第
７図（ａ）、（ｂ）、（Ｃ）は本発明の実施例における
波形説明図である。 図において、１は分圧回路、２は基準電圧発生回路、３
はコンパレータ、４はＣＲ積分回路、５はダイオード、
６はＯＲ回路、１０は電源、１１はアースである。

Claims (1)

【特許請求の範囲】
1. 電源電圧を検出する分圧回路（１）と、基準電圧発生回
   路（２）と、前記分圧回路（１）の出力電圧と前記基準
   電圧発生回路（２）の出力電圧とを比較するコンパレー
   タ（３）と、電源（１０）とアース（１１）間に接続さ
   れたＣＲ積分回路（４）と、該ＣＲ積分回路（４）の充
   電電荷を放電するダイオード（５）と、前記コンパレー
   タ（３）の出力と前記ＣＲ積分回路（４）の出力の論理
   和をとるＯＲ回路（６）とからなり、前記ダイオード（
   ５）を前記コンパレータ（３）の出力端子に接続するこ
   とにより、瞬間的な電源電圧の低下に対しても常に一定
   パルス長のリセット信号を得るようにしたことを特徴と
   するマイクロコンピュータのリセット回路。