JPH0726735Y2 - 電源回路 - Google Patents
電源回路Info
- Publication number
- JPH0726735Y2 JPH0726735Y2 JP1988037775U JP3777588U JPH0726735Y2 JP H0726735 Y2 JPH0726735 Y2 JP H0726735Y2 JP 1988037775 U JP1988037775 U JP 1988037775U JP 3777588 U JP3777588 U JP 3777588U JP H0726735 Y2 JPH0726735 Y2 JP H0726735Y2
- Authority
- JP
- Japan
- Prior art keywords
- output
- voltage
- reset
- power supply
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
- Power Conversion In General (AREA)
Description
【考案の詳細な説明】 〔産業上の利用分野〕 本考案は安定化電源回路に関し、特に出力電圧の低下を
検出し出力電圧低下時にリセット出力端子からリセット
信号を発生する機能を持った安定化電源回路に関する。
検出し出力電圧低下時にリセット出力端子からリセット
信号を発生する機能を持った安定化電源回路に関する。
従来のリセット機能を持った安定化電源回路の回路構成
を第３図で説明する。
を第３図で説明する。
本来安定化電源回路は入力端子５の電圧（以下入力電圧
と称す）が低下し出力端子６の電圧（以下出力電圧と称
す）が低下しようとした場合、以下の動作により出力電
圧を正常な値に維持しようとする。すなわち出力電圧が
低下すると、出力電圧設定用抵抗8,9より得られる誤差
増幅器３の非反転端子電圧が、起動回路１を介して基準
電圧回路２より得られる誤差増幅器３の反転端子電圧よ
り低下するため、誤差増幅器３の出力電圧はLow側とな
る。このため出力トランジスタ４のベース電流が増加
し、出力電圧が上昇し、出力電圧が規定の電圧に復帰す
るという負帰還動作を行う。
と称す）が低下し出力端子６の電圧（以下出力電圧と称
す）が低下しようとした場合、以下の動作により出力電
圧を正常な値に維持しようとする。すなわち出力電圧が
低下すると、出力電圧設定用抵抗8,9より得られる誤差
増幅器３の非反転端子電圧が、起動回路１を介して基準
電圧回路２より得られる誤差増幅器３の反転端子電圧よ
り低下するため、誤差増幅器３の出力電圧はLow側とな
る。このため出力トランジスタ４のベース電流が増加
し、出力電圧が上昇し、出力電圧が規定の電圧に復帰す
るという負帰還動作を行う。
しかし、この負帰還動作は、入力電圧が出力電圧に出力
トランジスタ４の飽和電圧を加えた電圧以上印加されて
いる場合にのみ正常に行われ、入力電圧がそれ以下に低
下すると、入力電圧の低下分だけ出力電圧も低下してい
く。そして、リセット電圧設定用抵抗20,21より得られ
るリセット出力用コンパレータ19の反転端子電圧が、前
記基準電源回路２より得られるリセット出力用コンパレ
ータ19の非反転端子電圧より低下するとリセット出力用
コンパレータ19の出力はハイレベルとなるため、抵抗17
を介しリセット出力用トランジスタ13はOFFに、また対
抗18を介しリセット出力用トランジスタ15はONになる。
このためリセット出力端子14は、ハイレベルからローレ
ベルに転じる。
トランジスタ４の飽和電圧を加えた電圧以上印加されて
いる場合にのみ正常に行われ、入力電圧がそれ以下に低
下すると、入力電圧の低下分だけ出力電圧も低下してい
く。そして、リセット電圧設定用抵抗20,21より得られ
るリセット出力用コンパレータ19の反転端子電圧が、前
記基準電源回路２より得られるリセット出力用コンパレ
ータ19の非反転端子電圧より低下するとリセット出力用
コンパレータ19の出力はハイレベルとなるため、抵抗17
を介しリセット出力用トランジスタ13はOFFに、また対
抗18を介しリセット出力用トランジスタ15はONになる。
このためリセット出力端子14は、ハイレベルからローレ
ベルに転じる。
以上のとおり、従来のリセット機能を持った安定化電源
回路は、出力電圧が規定の電圧以下になるとリセット端
子14の電圧がハイレベルからローレベルに転じるアクテ
ィブローの動作を行う。
回路は、出力電圧が規定の電圧以下になるとリセット端
子14の電圧がハイレベルからローレベルに転じるアクテ
ィブローの動作を行う。
上述した従来のリセット機能を持った安定化電源回路
は、出力端子６と出力電圧設定用抵抗８の一端およびリ
セット電圧設定用抵抗20の一端が接続されているので以
下に述べる欠点がある。
は、出力端子６と出力電圧設定用抵抗８の一端およびリ
セット電圧設定用抵抗20の一端が接続されているので以
下に述べる欠点がある。
第４図，第５図はリセット機能を持った安定化電源回路
とスーパーキャパシタ28を用いて、マイクロコンピュー
タ29へのバックアップ回路構成を示したものである。な
お、スーパーキャパシタ28は、入力電圧22が低下しても
ある時間出力電圧をマイクロコンピュータ29が動作可能
な出力電圧の最小値以上に保持しておくための大容量コ
ンデンサである。
とスーパーキャパシタ28を用いて、マイクロコンピュー
タ29へのバックアップ回路構成を示したものである。な
お、スーパーキャパシタ28は、入力電圧22が低下しても
ある時間出力電圧をマイクロコンピュータ29が動作可能
な出力電圧の最小値以上に保持しておくための大容量コ
ンデンサである。
従来のリセット機能を持った安定化電源回路を用いて第
４図に示すバックアップ回路を構成した場合、上記回路
構成となっているため入力電圧22がスーパーキャパシタ
28で保持されている出力電圧に出力トランジスタ４の飽
和電圧を加えた電圧以下に下がると、スーパーキャパシ
タ28の電荷が出力端子27を通して安定化電源回路内部へ
流れ込み（以下この減少を逆リークと称す）、スーパー
キャパシタ28の両端電圧が低下する時間が著しく速くな
り、すなわちマイクロコンピュータ29へスーパーキャパ
シタ28から電力を供給できる時間（以下バックアップ時
間と称する）が著しく短くなる。
４図に示すバックアップ回路を構成した場合、上記回路
構成となっているため入力電圧22がスーパーキャパシタ
28で保持されている出力電圧に出力トランジスタ４の飽
和電圧を加えた電圧以下に下がると、スーパーキャパシ
タ28の電荷が出力端子27を通して安定化電源回路内部へ
流れ込み（以下この減少を逆リークと称す）、スーパー
キャパシタ28の両端電圧が低下する時間が著しく速くな
り、すなわちマイクロコンピュータ29へスーパーキャパ
シタ28から電力を供給できる時間（以下バックアップ時
間と称する）が著しく短くなる。
仮にこの逆リーグを防止する手段を講じるとすれば第５
図のように逆リーク防止用ダイオード31とレベルシフト
用ダイオード30が必要となる。しかし、この場合は下記
の欠点が生じる。
図のように逆リーク防止用ダイオード31とレベルシフト
用ダイオード30が必要となる。しかし、この場合は下記
の欠点が生じる。
入力電圧22が低下し、バックアップ状態に移った場合、
リセット機能を持った安定化電源回路はリセット出力端
子26からリセット信号を発生し、マイクロコンピュータ
29へリセット信号を伝える必要があるが、従来のリセッ
ト機能を持った安定化電源回路を用いて第５図をバック
アップ回路を構成した場合、リセット信号は、入力電圧
の低下に伴い出力電圧が低下し、出力電圧がリセット出
力開始電圧（第６図中のVRST）以下になった時に発生す
る構成となる。第６図（ii）にこのタイミングチャート
を示す。従って、入力電圧22が低下しバックアップ状態
に入った瞬間から、実際にバックアップ状態に移ったこ
とをマイクロコンピュータ29に伝えるために安定化電源
回路がリセット信号を発生するまでには第６図中ΔＴに
示す遅れ時間が生じる。一般に、マイクロコンピュータ
26は、動作時の回路電流リセット信号が入力されている
状態での回路電流より数百倍多い。よって、ΔＴの遅れ
時間のためにスーパーキャパシタ28の両端電圧は、ΔV
02低下してしまう。このためマイクロコンピュータ29の
電源電圧最小値（VCCMIN.）までにスーパーキャパシタ2
8の両端電圧が低下するまでの時間、すなわちマイクロ
コンピュータ29へのバックアップ時間は、バックアップ
状態に入ったとき瞬時にリセット信号をマイクロコンピ
ュータ29に伝える場合と比べると大幅に短縮されてしま
う。
リセット機能を持った安定化電源回路はリセット出力端
子26からリセット信号を発生し、マイクロコンピュータ
29へリセット信号を伝える必要があるが、従来のリセッ
ト機能を持った安定化電源回路を用いて第５図をバック
アップ回路を構成した場合、リセット信号は、入力電圧
の低下に伴い出力電圧が低下し、出力電圧がリセット出
力開始電圧（第６図中のVRST）以下になった時に発生す
る構成となる。第６図（ii）にこのタイミングチャート
を示す。従って、入力電圧22が低下しバックアップ状態
に入った瞬間から、実際にバックアップ状態に移ったこ
とをマイクロコンピュータ29に伝えるために安定化電源
回路がリセット信号を発生するまでには第６図中ΔＴに
示す遅れ時間が生じる。一般に、マイクロコンピュータ
26は、動作時の回路電流リセット信号が入力されている
状態での回路電流より数百倍多い。よって、ΔＴの遅れ
時間のためにスーパーキャパシタ28の両端電圧は、ΔV
02低下してしまう。このためマイクロコンピュータ29の
電源電圧最小値（VCCMIN.）までにスーパーキャパシタ2
8の両端電圧が低下するまでの時間、すなわちマイクロ
コンピュータ29へのバックアップ時間は、バックアップ
状態に入ったとき瞬時にリセット信号をマイクロコンピ
ュータ29に伝える場合と比べると大幅に短縮されてしま
う。
本考案のリセット機能を持った安定化電源回路は、前記
欠点を解決するために、 通常動作時には第１の状態をとり入力電圧が出力電圧よ
り低下したときに第２の状態をとる検出出力を発生する
検出回路と、 出力端子と出力電圧設定用抵抗・リセット電圧設定用抵
抗の接続点との間に位置し前記検出回路からの前記第１
の状態の検出出力によりオンし前記第２の状態の検出出
力によりオフする第１の逆リーク防止用トランジスタ
と、 出力トランジスタのベースと誤差増幅器の出力との間に
位置し前記検出回路からの前記第１の状態の検出によっ
てオンし前記第２の状態の検出によってオフする第２の
逆リーク防止用トランジスタとを備えたことを特徴とす
る。
欠点を解決するために、 通常動作時には第１の状態をとり入力電圧が出力電圧よ
り低下したときに第２の状態をとる検出出力を発生する
検出回路と、 出力端子と出力電圧設定用抵抗・リセット電圧設定用抵
抗の接続点との間に位置し前記検出回路からの前記第１
の状態の検出出力によりオンし前記第２の状態の検出出
力によりオフする第１の逆リーク防止用トランジスタ
と、 出力トランジスタのベースと誤差増幅器の出力との間に
位置し前記検出回路からの前記第１の状態の検出によっ
てオンし前記第２の状態の検出によってオフする第２の
逆リーク防止用トランジスタとを備えたことを特徴とす
る。
〔実施例１〕 次に、本考案について図面を参照して説明する。
第１図は、本考案の実施例１を示す回路構成図であり、
第３図の従来の回路構成図に、反転端子に出力端子6,非
反転端子に入力端子５が接続され入力電圧と出力電圧と
を比較する入力電圧低下検出用コンパレータ12と、入力
電圧低下検出用コンパレータ12の出力によりON/OFFする
トランジスタ11と、トランジスタ11のON/OFFにより抵抗
10を介してON/OFFする逆リーク防止用トランジスタ7aお
よび7bが追加されている。
第３図の従来の回路構成図に、反転端子に出力端子6,非
反転端子に入力端子５が接続され入力電圧と出力電圧と
を比較する入力電圧低下検出用コンパレータ12と、入力
電圧低下検出用コンパレータ12の出力によりON/OFFする
トランジスタ11と、トランジスタ11のON/OFFにより抵抗
10を介してON/OFFする逆リーク防止用トランジスタ7aお
よび7bが追加されている。
入力電圧が出力電圧より低下すると入力電圧低下検出用
コンパレータ12はローレベルを出力し、トランジスタ11
はOFFになり、つづいて逆リーク防止用トランジスタ7a,
7bがOFFになる。このため、リセット出力用コンパレー
タ19の反転端子にはGNDレベルが入力され、リセット出
力用コンパレータ19はハイレベルを出力する。以下の動
作は第３図の場合と同様である。
コンパレータ12はローレベルを出力し、トランジスタ11
はOFFになり、つづいて逆リーク防止用トランジスタ7a,
7bがOFFになる。このため、リセット出力用コンパレー
タ19の反転端子にはGNDレベルが入力され、リセット出
力用コンパレータ19はハイレベルを出力する。以下の動
作は第３図の場合と同様である。
〔実施例２〕 第２図は、本考案の実施例２を示す回路構成図であり、
第３図の従来の回路構成図に抵抗37,38、トランジスタ3
4,35,36から構成される定電流源と、入力端子から定電
流源のトランジスタ35へ定電流を流すダイオード32とダ
イオード32のカソードの電圧と出力電圧の電位差により
ON/OFFされるトランジスタ33と、トランジスタ33の状態
によりON/OFFする逆リーク防止用トランジスタ7aおよび
7bが追加されている。
第３図の従来の回路構成図に抵抗37,38、トランジスタ3
4,35,36から構成される定電流源と、入力端子から定電
流源のトランジスタ35へ定電流を流すダイオード32とダ
イオード32のカソードの電圧と出力電圧の電位差により
ON/OFFされるトランジスタ33と、トランジスタ33の状態
によりON/OFFする逆リーク防止用トランジスタ7aおよび
7bが追加されている。
入力電圧が出力電圧より低下すると、トランジスタ33の
ベース電位が下がるのでトランジスタ33がONし、コレク
タ電位が出力電圧に近づき、逆リーク防止用トランジス
タ7a,7bはOFFとなる。
ベース電位が下がるのでトランジスタ33がONし、コレク
タ電位が出力電圧に近づき、逆リーク防止用トランジス
タ7a,7bはOFFとなる。
以下の動作は実施例１と同様である。
以上説明したように本考案は、入力電圧が出力電圧より
低下したことを検出する入力電圧低下検出用コンパレー
タと、出力端子と出力電圧設定用抵抗・リセット電圧設
定用抵抗の間に接続され前記入力電圧低下検出用コンパ
レータの出力によりON/OFF制御される逆リーク防止用ト
ランジスタを設けることにより、第４図に示すマイクロ
コンピュータのバックアップ回路において入力電圧が低
下してもスーパーキャパシタから安定化電源回路への逆
リークはなく、第５図におけるダイオード30,31が不要
となる。さらに入力電圧が出力電圧より低下すると瞬時
にリセット信号を発生するためにマイクロコンピュータ
のバックアップ時間を従来と比較すると第６図中のΔｔ
だけ延ばすことができるという効果がある。
低下したことを検出する入力電圧低下検出用コンパレー
タと、出力端子と出力電圧設定用抵抗・リセット電圧設
定用抵抗の間に接続され前記入力電圧低下検出用コンパ
レータの出力によりON/OFF制御される逆リーク防止用ト
ランジスタを設けることにより、第４図に示すマイクロ
コンピュータのバックアップ回路において入力電圧が低
下してもスーパーキャパシタから安定化電源回路への逆
リークはなく、第５図におけるダイオード30,31が不要
となる。さらに入力電圧が出力電圧より低下すると瞬時
にリセット信号を発生するためにマイクロコンピュータ
のバックアップ時間を従来と比較すると第６図中のΔｔ
だけ延ばすことができるという効果がある。
第１図は本考案のリセット機能を持った安定化電源回路
の実施例１、第２図は同実施例２を示す図、第３図は従
来のリセット機能を持った安定化電源回路の回路構成
図、第４図は本考案のリセット機能を持った安定化電源
回路を用いて構成したマイクロコンピュータのバックア
ップ回路、第５図は従来のリセット機能を持った安定化
電源回路に逆リーク防止用ダイオードを付加して構成し
たマイクロコンピュータのバックアップ回路、第６図
は、第４図，第５図のバックアップ回路のタイミングチ
ャートである。 １……起動回路、２……基準電圧回路、３……誤差増幅
器、４……出力トランジスタ、５……入力端子、６……
出力端子、7a,7b……逆リーク防止用トランジスタ、8,9
……出力電圧設定用抵抗、10……抵抗、11……トランジ
スタ、12……入力電圧低下検出用コンパレータ、13……
リセット出力用トランジスタ、14……リセット出力端
子、15……リセット出力用トランジスタ、16……GND端
子、17,18……抵抗、19……リセット出力用コンパレー
タ、20,21……リセット電圧設定用抵抗、22……入力電
圧、23……リセット機能を持った安定化電源回路、24…
…入力端子、25……GND端子、26……リセット出力端
子、27……出力端子、28……スーパーキャパシタ、29…
…マイクロコンピュータ、30……レベルシフト用ダイオ
ード、31……逆リーク防止用ダイオード、32……ダイオ
ード、33,34,35,36……トランジスタ、37,38……抵抗。
の実施例１、第２図は同実施例２を示す図、第３図は従
来のリセット機能を持った安定化電源回路の回路構成
図、第４図は本考案のリセット機能を持った安定化電源
回路を用いて構成したマイクロコンピュータのバックア
ップ回路、第５図は従来のリセット機能を持った安定化
電源回路に逆リーク防止用ダイオードを付加して構成し
たマイクロコンピュータのバックアップ回路、第６図
は、第４図，第５図のバックアップ回路のタイミングチ
ャートである。 １……起動回路、２……基準電圧回路、３……誤差増幅
器、４……出力トランジスタ、５……入力端子、６……
出力端子、7a,7b……逆リーク防止用トランジスタ、8,9
……出力電圧設定用抵抗、10……抵抗、11……トランジ
スタ、12……入力電圧低下検出用コンパレータ、13……
リセット出力用トランジスタ、14……リセット出力端
子、15……リセット出力用トランジスタ、16……GND端
子、17,18……抵抗、19……リセット出力用コンパレー
タ、20,21……リセット電圧設定用抵抗、22……入力電
圧、23……リセット機能を持った安定化電源回路、24…
…入力端子、25……GND端子、26……リセット出力端
子、27……出力端子、28……スーパーキャパシタ、29…
…マイクロコンピュータ、30……レベルシフト用ダイオ
ード、31……逆リーク防止用ダイオード、32……ダイオ
ード、33,34,35,36……トランジスタ、37,38……抵抗。
Claims (1)
- 【請求項１】リセット機能付安定化電源回路において、
通常動作時には第１の状態をとり入力電圧が出力電圧よ
り低下したときに第２の状態をとる検出出力を発生する
検出回路と、 出力端子と出力電圧設定用抵抗・リセット電圧設定用抵
抗の接続点との間に位置し前記検出回路からの前記第１
の状態の検出出力によりオンし前記第２の状態の検出出
力によりオフする第１の逆リーク防止用トランジスタ
と、 出力トランジスタのベースと誤差増幅器の出力との間に
位置し前記検出回路からの前記第１の状態の検出によっ
てオンし前記第２の状態の検出によってオフする第２の
逆リーク防止用トランジスタとを備えたリセット機能付
安定化電源回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1988037775U JPH0726735Y2 (ja) | 1988-03-22 | 1988-03-22 | 電源回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1988037775U JPH0726735Y2 (ja) | 1988-03-22 | 1988-03-22 | 電源回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01143285U JPH01143285U (ja) | 1989-10-02 |
| JPH0726735Y2 true JPH0726735Y2 (ja) | 1995-06-14 |
Family
ID=31264350
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1988037775U Expired - Lifetime JPH0726735Y2 (ja) | 1988-03-22 | 1988-03-22 | 電源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0726735Y2 (ja) |
-
1988
- 1988-03-22 JP JP1988037775U patent/JPH0726735Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01143285U (ja) | 1989-10-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60151728A (ja) | 電源オンオフ制御回路 | |
| JPH0726735Y2 (ja) | 電源回路 | |
| JPH0773200B2 (ja) | 始動遅延用回路装置 | |
| JPH0541415Y2 (ja) | ||
| JPH066627Y2 (ja) | センサの瞬時停電時の誤動作防止回路 | |
| JPS607554Y2 (ja) | ミユ−テイング駆動回路 | |
| JPH04150734A (ja) | 二次電池の充電回路 | |
| JPH04140084A (ja) | 直流モータ起動不良検出回路 | |
| JPS5926498Y2 (ja) | 近接スイッチ | |
| JPH042553Y2 (ja) | ||
| JPH086674A (ja) | 電源検出回路 | |
| JP2647146B2 (ja) | 二次電池充電制御装置 | |
| JPH0530172Y2 (ja) | ||
| JPS62156570A (ja) | 抵抗値検出回路 | |
| JPH06112792A (ja) | リセット回路 | |
| JPS5915262Y2 (ja) | 整流装置用故障検出装置 | |
| JPH0317474Y2 (ja) | ||
| JP2946601B2 (ja) | クランプ回路 | |
| JPH028146B2 (ja) | ||
| JPH054022Y2 (ja) | ||
| JPH0215146Y2 (ja) | ||
| JPS60261206A (ja) | ミユ−テイング回路 | |
| JPH0342496Y2 (ja) | ||
| JPH0363764B2 (ja) | ||
| JPS594810B2 (ja) | 近接スイッチ |