JPH0773200B2 - 始動遅延用回路装置 - Google Patents

Description

【発明の詳細な説明】 〈産業上の利用分野〉 この発明は、回路の電圧源入力への動作電圧の供給に対
して制御回路動作を遅延させるための改良された装置に
関し、その回路は集積型のものであつてもよい。

〈発明の背景〉 上述のような制御回路は、通常、遅動部を含み、その遅
動部はその入力における電圧が或るレベルに上昇するま
で制御回路動作を抑止する。

或る型の従来装置は、制御回路の外部に在る抵抗−容量
性（RC）回路網へその制御回路の電圧源入力に接続され
た外部電源と同じ外部電源から引出された電圧を供給
し、且つ、その回路網のキヤパシタを遅動部入力に接続
する。始動時、すなわち、キヤパシタが放電され且つ電
圧が最初に制御回路の電圧源入力へ供給される時、回路
網キヤパシタの端子間電圧は上昇を開始する。制御回路
動作はその制御回路が動作可能となるに充分な遅延期間
の間、停止あるいは禁止される。その期間はキヤパシタ
の電圧が或るレベルに達するために必要な時間によつて
決定される。この様に、制御回路はその動作機能を始め
る前に十分可動状態となるための時間が与えられる。

遅動システムあるいは装置は、一般に、制御回路の電圧
入力へ電圧を供給するために使用されるものと同じ電源
に結合されたRC回路網を有している。回路電圧源入力に
おける電圧が外部電源電圧の公称レベルにまで速やかに
上昇するものと仮定すれば、回路網キヤパシタにおいて
或る電圧を生成するために与えられる期間は、その回路
網の直列結合された抵抗器の値及びそれらの抵抗器のう
ちの１つのものの両端間に通常接続される回路網のキヤ
パシタの値によつて決定される。

この従来技術の装置には、遅延期間が、例えば、制御回
路の内部電圧源内の装置がその制御回路の残りの部分へ
の配分に必要な電圧レベルを生成するために実際に必要
とする時間に関係していない、という問題がある。ま
た、この従来装置には、遅延期間が終了して制御回路が
動作可能な期間、すなわち、その回路が予定の機能を実
行している時に、上述の外部回路網が一般に外部源から
電流を引出し続けるという問題がある。更にまた、外部
回路網から得られる電圧のレベルは制御回路の内部電源
内の装置によつて生成される電圧のレベルに関係してい
ない、という問題がある。

〈発明の要約〉 上述の諸問題を解決するこの発明は、従来と同様に、制
御回路動作をその回路が予定の機能を実行する状態にな
るまで遅延させることができるように、制御回路の主要
な機能の実行をその回路の電圧源入力へ動作電圧を供給
してから或る期間遅延させる装置において実施される。
その装置内の回路は、従来と同様に、遅動部を含む。こ
の遅動部は、その入力へ供給される電圧が存在しない時
には制御回路の動作を禁止し、制御回路が上述の機能を
実行することができる程度の或る最小電圧が遅動入力に
出現するとそれに応動する。また、装置は、外部源から
引出される電圧を受取るために、キヤパシタが遅動部の
入力に結合された外部RC回路網を含む。

この発明によれば、RC回路網は制御回路の内部電圧源内
の数個の装置のうちの１つのものに直接接続されてい
る。その１つの装置は内部源内の一定の電圧レベルの源
として動作する別のツエナーダイオードであつてもよ
く、その両端間に或るレベルよりも大きな電圧を生成す
る。この装置では、遅延期間は、制御回路内においてそ
の回路の内部源の１つの装置の両端間に電圧を生成する
ために必要な時間に直接関係していて、その遅延期間は
実際に動作する回路の能力に応じて決定される。

〈実施例の説明〉 第１図示の従来の電源装置100はこの発明の背景を説明
するためのものである。電源100は制御回路20で制御さ
れる調整器30を含み、この調整器は装置100の端子11及
び12に接続可能な未調整電圧源から電力を引出す。制御
回路20はRCA社製のCA1523可変間隔パルス調整器（VIPU
R）回路であつてもよい。

第１図の装置は次の様に動作する。調整器30と制御回路
20が動作する時、端子11及び12における未調整レベルの
電圧は直列接続された変圧器T₁の１次巻線P₁及び調整器
30のスイツチング・トランジスタ31の導電路に供給され
る。制御回路20によりピン６で生成された一連のスイツ
チング・パルスの各々はトランジスタ31の制御電極に供
給されてそのトランジスタを導通状態に切換える。その
結果生ずる１次巻線P₁内での断続的な電流の流れは変圧
器T₁の２次巻線S₁及びS₂の各々に電流を流す。

巻線S₁内に誘導された電流はダイオード32によつて整流
され、それによつて生ずる巻線S₁及びダイオード32の両
端間の直流電圧がキヤパシタ33によつて平均化される。
その平滑化された電圧は電源出力端子14及び15に供給さ
れる。以下に述べるように、その出力電圧のレベルは制
御回路20の作用に従つて調整される。

変圧器T₁の２次巻線S₂内に誘導された電流はダイオード
34によつて整流され、それによつて生ずる巻線S₂及びダ
イオード34の両端間の電圧がキヤパシタ35によつて平均
化されて導体36に供給される。この導体36上の電圧は平
滑なレベルであつて、制御回路20の（ピン７の）電圧源
入力及び（ピン１の）誤差入力に供給される。

以下の詳述において、制御回路20の各素子及びその動作
の詳細な説明はこの発明を理解する上で不必要なので省
略する。

調整器出力導体36上の電圧はピン７を経て、制御回路20
の内部に在る内部電圧源22の入力に供給され、更に、直
列接続された抵抗器211及びツエナーダイオード212に供
給されて、ツエナーダイオード212の陰極上には、導体3
6上の電圧が公称13ボルトのレベルになる時に公称8.4ボ
ルトのレベルで安定化する電圧が現われる。

内部電圧源22はまた、トランジスタ213のような他の装
置を含み、これらの装置は相互にまた、ダイオード212
にそれぞれ接続されている。内部電圧源22内のダイオー
ド212及びそれらの他の装置は内部電圧源22の各出力
に、制御回路20の残りの部分を介して使用に適したレベ
ルの電圧を生成する。

導体36上における電圧の出現及び内部電圧源22による種
々のレベルの電圧の生成によつて、電流制御回路24は変
調器26へ電流を流入させる。変調器26はその流入された
電流に応答して、出力駆動器28を制御して、調整器トラ
ンジスタ31の制御電極に供給される上述の一連のスイツ
チング・パルスをピン６に生成させる。

導体36及び誤差入力ピン１における電圧レベルは或る公
称レベルを中心にして変化し、実際のレベルと公称レベ
ル間の差は、例えば、端子11及び12に接続された未調整
電源の電圧レベルの変化、あるいは出力端子14及び15か
ら引出される電流の変化によつて生ずる。制御回路20内
では、ピン１における公称誤差電圧レベルからの偏差は
電流制御回路24によつて検出される。電流制御回路24は
ピン１において検出されるレベル偏差に応答して、変調
器26が出力ピン６に生成するスイツチング・パルスの周
波数及びデユーテイサイクルを導体36上の電圧のレベル
が公称誤差レベルへ戻る方向に変化させるようにする。
要約すると、電源装置100内で使用するときには、制御
回路20はピン６におけるスイツチング・パルスの周波数
及びデユーテイサイクルを調整して出力端子14及び15間
の電圧を実質的に一定のレベルに維持する。

電源装置100の動作の上述の説明は、回路20が既に動作
していて、出力ピン６において一連のスイツチング・パ
ルスが生成されているものと仮定している。しかし、電
源装置100の始動時に、すなわち入力端子11及び12に電
圧が現われた直後に、制御回路20はトランジスタ31がタ
ーン・オフにあるのでスイツチング・パルスを生成して
いない。その結果、その時点では、変圧器T₁は出力導体
36及び内部電圧源22の入力へ供給するための電圧を２次
巻線S₂に生成しない。

始動時に内部電圧源22へ動作電圧を供給するために、電
源装置100は更に端子11及び導体36代替導電路を持って
いる。この代替導電路は、入力端子11及び12間に直列に
接続された抵抗器41及びツエナーダイオード42から成る
分圧器40を含む。その分圧器40のタツプ43はダイオード
16を介して導体36及び電圧源入力ピン７に接続される。
調整器30が導体36へ供給するための電圧を生成していな
い時には、ダイオード16が順方向バイアスされる。それ
故、この代替導電路は内部電圧源22の電圧入力用の動作
電圧をピン７に供給する。調整器30及び制御回路20が動
作状態になると、調整器30からのより高レベルな整流さ
れ平滑化された電圧がダイオード16を逆バイアスしてこ
の代替導電路を阻止する。

始動時、すなわち入力端子11及び12の間に電圧が最初に
現われる時には、スイツチング・トランジスタ31が回路
20の出力ピン６に生成される初期のパルスに応答するこ
とは望ましくない。それは、そのような初期の出力パル
スが制御回路20の動作が安定する前に、例えば内部電圧
源22がその各出力において安定化された電圧レベルを生
成する前に発生することがあるからである。安定化する
前にそのような動作が行なわれると、初期に生成された
パルスの周波数あるいはデユーテイサイクルは正確に調
整されなくなる。この調整が行なわれなくなると、調整
器30、制御回路20、あるいは端子14及び15に接続された
外部装置内の素子に損傷を生ずることがある。

制御回路20による出力パルスの生成を、電圧が最初に入
力端子11及び12に供給された時点から制御回路20が安定
化するまでの間確実に遅延させるために、遅動装置が設
けられて、制御回路20の始動は電圧が最初端子11及び12
上に現われる時点から遅延される。従来の遅動装置を次
に述べる。

制御回路20は遅動部29を含むが、上述のように、この制
御回路の遅動部及びその他の部分を詳細に記載すること
はこの発明を理解するために必要なことではない。それ
故、制御回路20の遅動部29とその他の部分については、
この発明の装置に従つて始動が遅延される制御回路20の
機能の１例としてのみ次に記載する。

遅動部29に対する入力はピン10から遅動トランジスタ29
1のベース電極に至る。遅動ピン10に外部電圧が供給さ
れない時は、トランジスタ291は（内部電圧源22内の装
置において電圧が生成されるので）導通状態にバイアス
され、電流ミラー、すなわちダイオード295及びトラン
ジスタ294を導通させてそこで変調器26から電流を迂回
させる。このような電流の迂回は変調器26による（駆動
器28に使用するための）出力パルスの生成を禁止する。
トランジスタ291のコレクタ電流は（トランジスタ294と
共に）電流ミラーとして作用するダイオード295を経て
接地点に流れる。トランジスタ294の導通の結果、変調
器26の動作は禁止される。他方、ピン10に供給される外
部電圧が上述の或るレベル以上に上昇すると、トランジ
スタ291の導通は遮断され、トランジスタ294は非導通に
なる。トランジスタ294の非導通は変調器26を機能可能
にさせ、制御回路20がピン６においてスイツチング・パ
ルスを供給するようにする。

第１図に示すように、遅動ピン10に供給される電圧を制
御する従来装置は外部RC回路網50を含む。この回路網50
は分圧器40のタツプ43を介して入力電圧源の両端間に接
続される。始動時に、入力端子11,12及びツエナーダイ
オード42の間に現われる電圧は回路網50の直列接続され
た抵抗器51及び52を介して電流を流し、回路網キャパシ
タ53に電圧を蓄積させる。そのキヤパシタ53は抵抗器52
と並列に接続され、またタツプ54において遅動ピン10に
接続されている。

電圧が最初に入力端子11及び12間に現われた時、すなわ
ち始動時に、キヤパシタ53は放電状態にある。内部電圧
源22内の装置において電圧レベルが現われると、ピン10
の電圧がトランジスタ291を遮断するのに十分でないた
め、トランジスタ291は導通するようにバイアスされ
る。端子11及び12間における電圧の出現から測定される
遅延期間中、キヤパシタ53の両端間の電圧は上昇する。
その遅延期間の終りは、キヤパシタ53の両端間の電圧が
トランジスタ291を遮断するのに十分な或るレベルに達
することによつて示される。

遅延期間の長さは、ツエナーダイオード42において生成
される電圧のレベル、抵抗器51,52及びキヤパシタ53の
各値の要素によつて決定され、それらのすべての要素は
回路20の外部に在つて、回路20の内部動作とは直接関係
はない。外部回路網50によつて生成される遅延期間の長
さは少なくとも、制御回路20が動作可能となるのに必要
な概算の時間と少なくとも同じ程度に長くなるように選
択される。遅延期間は回路20が動作可能となるのに必要
な概算の時間に等しいかあるいはそれよりも大きくなる
ように計算された期間に基づいているので、その遅延期
間を与えるための上記の構成は正確でない。また、その
上記の構成は、回路網50が遅延期間の終了後も分圧器40
のタツプ43から電流を引出し続けるので、好ましくな
い。

上述の問題及びその他の問題を処理するために、この発
明は第２図に示した改良された装置を使用する。第２図
において、制御回路20の遅動部29は、第１図の回路網50
に代る外部RC回路網50Aに図示のように接続される。回
路網50Aは制御回路20のピン13を経てツエナーダイオー
ド212の陰極に接続される。RC回路網50Aはキヤパシタ53
Aに直列に接続された単一の抵抗器51Aを含む。その他の
点では、第２図の制御回路20及び回路網50Aが含まれる
電源は第１図示の電源100に類似し、また、その動作は
遅動装置を除いて前述の通りである。

始動期間に、導体63に現われる電源入力からの電圧は内
部電圧源22の装置を導通にして回路20内で分配される各
電圧レベルを生成する。ツエナーダイオード212のよう
な内部電圧源22の装置が電流制御回路24のような回路20
の他の部分に各電圧レベルを供給する時に、回路20は、
遅延期間を開始する状態に在るように考慮される。結果
的に、この発明は、そのような装置、つまりツエナーダ
イオード212から回路網50へ供給する電圧を獲得して遅
延期間を決定するために使用される。ダイオード212の
両端間に生成される公称電圧8.4ボルトは、遅動トラン
ジスタ291の導通を遮断するためにピン10において必要
とされる或る電圧よりも大きい。

始動期間に、回路網50Aのキヤパシタ53Aの両端間の電圧
はツエナーダイオード212の両端間の電圧が増加するに
つれて零から増加する。前述のように、遅動ピン10の電
圧が或るレベルに達すると、トランジスタ291は遮断
し、変調器26と回路20の残りの部分はもはや、所定機能
の実行不能状態から解除される。

特に、この発明の実施例では、内部電圧源22内のツエナ
ーダイオード212が所要の公称出力レベル8.4ボルトを生
成することができれば、回路20全体がその割り当てられ
た機能を果たすことができるものとみなすことができ
る。

遅延期間は、ダイオード212の両端間に電圧が現われて
回路網50Aに電圧が供給される時から開始され、遅動ピ
ン10における電圧がトランジスタ291の導通を遮断する
のに必要なレベルに達した時に終了する。この期間は、
回路20の動作の開始から、内部電圧源22が制御回路24の
種々の部分へ電圧レベルを供給することができるまでを
表している。

回路20の動作と遅延期間との間の第２の関係は、遅動ト
ランジスタ291のエミツタを抵抗器292及びトランジスタ
213のベース・エミツタ接合を介してツエナーダイオー
ド212の陰極へ接続することによつて与えられる。この
接続によつて、ダイオード212に在る電圧は、（NPN型ト
ランジスタ213と291の間に加えられる電圧降下V_beによ
つて）遅延期間が終了して制御回路20が動作する時のト
ランジスタ291の閾値よりも確実に高くなる。

以上述べた第２図の装置は、第１図に示す対応する通常
のRC回路網50よりも１個少ない抵抗器を含むということ
で、第１図示の代表的な従来装置よりも利点を有する。
更にまた、従来の回路網50が第１図の制御回路20の動作
期間中電流を流し続けるのに対して、RC回路網50Aはキ
ヤパシタ53Aが充電されている間だけ電流を流す。

この発明の装置によつて動作が制御される制御回路20の
使用を電源100に関連して述べたが、そのような使用
は、特許請求の範囲に示すように、発明における制限と
はならない。

尚、前記図２において内部電圧源22から直接変調器26及
び出力駆動器28に供給される電圧が特許請求の範囲にお
いて「制御回路」に供給される「供給電圧」に該当す
る。又、同図においてツェナダイオード212の陰極にお
ける電圧が特許請求の範囲における「第２の電圧レベ
ル」に該当する。更に、内部電圧源22のピン７に電圧が
印加されてからツェナダイオード212の陰極に電圧が立
ち上がる迄の時間が特許請求の範囲における「第１の遅
延時間」に該当する。更に図２のトランジスタ213及び
抵抗292が特許請求の範囲における「バイアス装置」に
該当する。更に、抵抗211及びツェナダイオード212が特
許請求の範囲における「第２の電圧基準装置回路」に該
当しこれらに更にトランジスタ213が加わった構成が特
許請求の範囲における「安定化電源」に該当する。又、
特許請求の範囲における「禁止回路」（29）は実際にパ
ルス／周波数変調器26（「制御回路」に該当）が正規の
電流を供給しないようにするための回路であり、端子10
の電圧が十分に高まってトランジスタ291及び294をター
ンオフすることによって、変調器26が正常に動作し得る
ような電流を変調器26に供給する。

【図面の簡単な説明】

第１図は、電源内に組み込まれた通常の制御回路の動作
開始を遅延させるための従来装置を示す図、第２図は、
制御回路及びこの発明による外部RC回路網を有する装置
を示す図である。 26……制御回路、29……禁止回路、40……第１の電圧基
準装置回路、50A……積分回路、211,212……第２の電圧
基準装置回路、213,292……バイアス装置、291……半導
体装置。

Claims (1)

【特許請求の範囲】
1. 【請求項１】主要回路機能の正常な作動に始動遅延を与
   えるための回路装置であって、 始動の開始と共に付勢電圧を供給する第１の電圧基準装
   置回路と、 供給される供給電圧が動作レベルに達するまで上記主要
   回路機能の正常な作動を行わせることのできない制御回
   路と、 上記付勢電圧が印加される第２の電圧基準装置回路を含
   み、その第２の電圧のレベルに従って引出されかつ上記
   始動開始から第１の遅延期間後に上記動作レベルに達す
   る上記供給電圧の動作レベルを安定化供給端子に生成且
   つ安定化する安定化電源と、 上記第２の電圧基準装置回路に結合されて、上記安定化
   された供給電圧のレベルに関係するレベルをもった基準
   電圧を生成するバイアス装置と、 上記制御回路に結合され、上記バイアス装置に結合され
   た半導体素子を含み、入力電圧及び上記基準電圧に応答
   し、その入力電圧が閾値レベルを越えるまで上記正常な
   作動を禁止する禁止回路と、 上記第２の電圧基準装置回路と上記半導体素子とに結合
   されていて、上記基準電圧と関係したレベルを有する電
   圧を積分して、始動期間中にレベルが変化して始動開始
   から第２の遅延期間経過後に上記閾値レベルを越えるよ
   うに上記入力電圧を生成し、これによって上記第２の遅
   延期間が経過するまで上記正常な作動を禁止する積分回
   路と、を備えた、始動遅延用回路装置。