JPS6299807A - シ−ケンサの入出力制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明のシーケンサの入出力制御方式に係り、特に部分
停止２部品交換の多い設備或は、順次増設される設備等
の制御を目的としたシーケンサに好適な入出力制御方式
に関する。

〔発明の背景〕

従来のシーケンサの入出力制御方式としては、シュミレ
ーション時に全入出力点を一括シミュレーションモード
に切り換えるものが知られている。

（特開昭５７−１３０１０５号公報、特開昭５７−１３
０１０６号公報） しかし、被制御装置の部分停止による入出力点の一部シ
ミュレーションモードでの制御の継続の点については配
慮されていなかった。

〔発明の目的〕

本発明の目的は、シーケンサ内に各入出力点毎のプロセ
スとの接続状態および模擬入出力データのメモリ部を設
けることにより、各入出力点毎のシミュレーションモー
ド切換手段を提供することにある。

〔発明の概要〕

本発明は、シーケンサの入出力処理と論理演算処理とが
別個の機能として処理されており、さらに論理演算処理
における入出力点情報の読呂し、書込みが、入出力点メ
モリ装置に対して行われることから、入出力点メモリと
同一構成のプロセス接続状態メモリと模擬入出力点メモ
リを設け、入出力処理実行時にこの入出力点メモリ、プ
ロセス接続状態メモリおよび模擬入出力点メモリ間の論
理演算を行うことにより各入出力点毎に、シミュレーシ
ョン情報を反映した入出力点データの作成を可能とした
ものである。

〔発明の実施例〕

以下、本発明の一実施例を第１図〜第４図により説明す
る。

第１図は、シーケンサの構成を示し、シーケンス制御を
実行するシーケンサ本体１とシーケンスプログラム、プ
ロセス接続状態、模擬入出力点データの書込み・読出し
を行うプログラミング装置２がある。

シーケンサ本体１は、シーケンスプログラムを逐次読出
し実行する論理演算制御部１１、プロセスとのデータ入
出力の制御を行う入出力制御部１２、シーケンスプログ
ラムを格納するシーケンスプログラムメモリ部１３、入
出力点データを格納する入出力点メモリ部１４、各入出
力点のプロセス接続状態を格納するプロセス接続状態メ
モリ部１５．各入出力点の模擬入出力データを格納する
模擬入出力点メモリ部１６から構成される。

第２図は、プログラミング装置２を用いた従来方式によ
るシーケンス回路の作成例を示す。

第３図は、プログラミング装置２を用いた本方式による
シーケンス回路の作成例を示す。

図中のＲＯＯＯ−ＲＯＯＩは、シーケンサ内部の補助コ
イル番号、Ｘ０ＯＩ〜Ｘ０Ｏ３は、シーケンサの入力点
播、ｙｏｏｏは、シーケンサの出力点番号を示す。

第４図は、第３図のシーケンス回路作成時のプロセス接
続状態メモリ部１５および模擬入出力点メモリ部１６の
プログラミング装置２を用いて設定したデータを示す。

第２図、第３図は共に、ｘｏＯ１〜Ｘ００３の各入力点
は将来用であり、現在プロセスに接続されていないもの
とする。

本方式による第３図のシーケンス回路 （ＹＯＯＯ）＝（（ＸＯＯＯ）　０Ｒ（ＸＯＯＩ）　０
Ｒ（ＸＯＯ２）ＡＮＤ（ＸＯＯ３）を例にとり入出力制
御部１２の詳細動作を説明する。

まず、入力信号をスキャンし、結果を入出力点メモリ部
１４に格納する。

次に、入出力点メモリ部１４、プロセス接続状態メモリ
部１５および模擬入出力点メモリ部１６の各対応するデ
ータに次式を適用して、各入出力点データを加工する。

Ｓ　ａ　＝　（Ｓ　ａ　＠　Ｐ　ｓ）■（Ｐ４Ｐｓ）　
　　Ｄ）式上式を第４図に示すデータに適用すると以下
の如くなる。

（ＸＯＯＯ）　＝（（ＸＯＯＯ）のＯ）　＠　（（［１
０）０　　　＝（（ＸＯＯＩ）の１）　＠　（ＯＧ）１
）０　　＝（（ＸＯＯ２）の１）　＠　（Ｈ）１）１　
　＝（（ＸＯＯ３）　＠１）　＠　（１（Ｄｉ）（ＹＯ
ＯＯ）　＝（（ＹＯＯＯ）のＯ）の（０のＯ）上記演算
の後、入出力点メモリ部１４の出力データを制御信号と
して出力する。

本実施例によれば、前記前提条件のもとでも。

プロセス接続状態メモリ部１５および模擬入出力点メモ
リ部１６に適当なデータを設定することにより、将来用
入出力点を含んだ完全なシーケンス回路を予め登録して
おくことが出来、さらに前記将来用入出力点が接続され
た時に、シーケンサを停止させることなくプロセス接続
状態メモリ１５のデータを更新することにより対応が可
能となる効果がある。

〔発明の効果〕

本発明によれば、被制御装置の一部の入力信号が得られ
ない場合でも当該入力点のみをシミュレーションモード
に切換可能な為、特別な入力装置な別途用意することな
くシーケンスプログラムの試験或いは、被制御装置の部
分稼動が可能となる効果がある。

【図面の簡単な説明】

第１図は、本発明の一実施例のシーケンサの構成因、第
２図は、従来シーケンス回路図、第３図は、本発明のシ
ーケンス回路図、第４図は、メモリ内容を示す説明図で
ある。 １・・・シーケンサ本体、２・・・プログラミング装置
、１１・・・演理演算制御部、１２・・・入出力制御部
、１３・・・シーケンスプログラムメモリ部、１４・・
・入出力点メモリ部、１５・・・プロセス接続状態メモ
リ部、１６・・・模擬入出力点メモリ部。

Claims (1)

【特許請求の範囲】
1. １、入出力点の状態および制御プログラムを格納してお
   くメモリ部と、制御プログラムを逐次読出し実行する論
   理演算制御部と被制御装置との信号の授受を行う入出力
   制御部より成るシーケンサにおいて、各入出力点のプロ
   セスとの接続状態、および模擬入出力状態を格納する各
   々のメモリ部と、前記情報を参照、更新する手段を設け
   たことを特徴とするシーケンサの入出力制御方式。