JPS6275878A

JPS6275878A - 画像処理装置

Info

Publication number: JPS6275878A
Application number: JP60216553A
Authority: JP
Inventors: Akira Kasano; 笠野　章
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1985-09-30
Filing date: 1985-09-30
Publication date: 1987-04-07
Also published as: US4827432A

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［発明の技術分野］この発明は、複数のｎビット画像メモリを有し、最大２
ｎビットの画像データ演算を行なう画像処理装置に関す
る。

［発明の技術的背景とその問題点］この種の画像処理装置、例えば１６ビット画像データ演
算を行なう画像処理装置は、従来は通常の計算機を用い
て構成される場合が多かった。このような画像処理装置
では、８ビット画浄メモリを２枚使用して構成される１
６ピツト画像メモリから計ｎ機の主記憶上に画像データ
を転送し、ＣＰｕで必要な計鋒をさせた後に画像メモリ
へデータを戻す方式が用いられる。

しかし、上記した従来の画像処理装置では、高速性を要
求しようとすると規模が大きくなり、逆に小規模システ
ムでマイクロコンピュータクラスのＣＰＵを使用とする
と演算速度が遅くなる問題があった。

一方、１６ビット画像データ演算を行なう専用のプロセ
ッサを開発することも考えられる。しかし、このような
プロセッサは、８ビット画像データ演算用プロセッサに
比べ、そのハードウェア構成が極めて複雑となり、した
がって実現が困難であるばかりか高価格となる問題があ
る。

［発明の目的］この発明は上記事情に鑑みてなされたものでその目的は
、ｎビット画素間プロセッサなど小規模プロセッサを用
いながら、２ｎビット画像データ演算が高速で行なえる
画像処理装置を提供することにある。

［発明の概要］この発明では、複数のｎビット画像メモリの他に、線型
結合機能を有するｎビット画素間演算プロセッサと、最
大ｍごット（ｍは３ｎ／２≦ｍ〈２０を満足する整数）
の画像データを演算データとする所定演算の演陣結果が
全画像データに対応して最大ｍビットで予め設定される
１種以上のデータ変換テーブルと、ｍビットデータ変換
プロセッサとが設けられる。データ変換プロセッサは、
与えられた画像データによりデータ変換テーブルを参照
して対応する最大ｍビットの演算結果を得るものである
。以上の画像メモリ、画素間演算プロセッサおよびデー
タ変換プロセッサは、制御手段により演算内容に応じて
起動制御されるようになっている。このような構成では
、演算対象画像データを適宜分割してｎビット画素間演
算プロセッサおよびｍピッ１−データ変換プロセッサに
適用し、これら両プロセッサを組合わせ使用することに
より、２０ビット画像データ演算が可能となる。

［発明の実施例］第１図はこの発明の一実施例に係る画像処理装置の構成
を示す。同図において、１１．１１・・・はｎビット画
像メモリ、例えば８ビット画象メモリ、１２は加算、減
算、差の絶対値並びに線型結合機能を有する８ビット画
素間演算プロセッサである。ここで線型結合機能は、最
大３枚の８ビット両像メモリに対してＭ　＝　（（ａ　Ａ　＋　ｂ　Ｂ＋　ｃ　Ｃ）　＋　（
ｘ　）　／　２　”但し、ａ、ｂ、ｃは整結合定数 αはバイアス定数Ａ、８．Ｃ１，を最大８ビットの画像データＳＦＴはシ
フトビット数の演算を行ない８ビットメモリに出力する機能である。

１３は最大ｍビット（ｍは３ｎ／２≦ｍ〈２ｎを満足す
る整数）の画像データ、例えば１２ビット（ｍ−３ｎ／
２＞の画像データを演算データとする所定演算の演算結
果が全画像データに対応して最大１２ビットで設定され
ているデータ変換テーブルを生成するデータ変換テーブ
ルジェネレータ（以下、単にテーブルジェネレータと称
する）である。１４はテーブルジェネレータ１３により
生成されたデータ変換テーブルを参照して最大１２ビッ
トのデータ変換を行なう１２ビットデータ変換プロセツ
サ、１５は画像メモリ１１．１１・・・、画素間演算プ
ロセッサ１２、テーブルジェネレータ１３およびデータ
変換プロセッサ１４を演算内容に応じて起動制御する制
＠装置である。制御０！ｉ置１５は、例えば８ビットマ
イクロプロセツサを用いて構成される。

画像メモリ１１．１１・・・、画素間演算プロセッサ１
２、データ変換プロセッサ１４および制御装置１５は、
データ転送バス１６により相互接続されている。

次に第１図の構成の動作を、■１６ビット加算。

■１６ビット乗算、■１６ビット除韓を例に、第２図乃
至第６図の流れ図を参照して説明する。

■１６ビット＋８ビット（１６ビット加算例）まず、制
御装置１５は１６ビット画像メモリを構成する２つの画
像メモリ１１および例えば新たに入力された８ビットの
画像データを格納する１つの画像メモリ１１を起動する
。これにより１６ビット画像データＡおよび８ごット画
像データＢがデータ転送バス１６上に出力される。この
際、データ転送バス１６が例えば１本の８ごツ１〜バス
であれば、上記のデータ！、ｔ８ビット単位で時分割で
出力され、複数本の８ビットバスから構成されているな
らば、上記のデータは並列に出力される。

ここで、画噸データＡの上位８ビットをＡ１、下位８ビ
ットをＡ２とする。またＡと８との間の加算結果をＣと
し、その上位８ビットを０１、下位８ビットを０２とす
る。この場合Ａ＋８は、Ａ＋８＝　（２日Ａｔ　＋Ａ２
　）＋３−　（２５６ＡＩ　＋Ａ２　）＋Ｂ −２５６ＣＬ　＋Ｃ２・・・・・・（１）で表わせる。

そこでこの実施例では、上記（１）式に従った１６ビッ
ト加算を行なうようにしている。

ざてυＩＩＭＩ装＠１５は、まず加算後の上位８ビット
Ｃ＋を求めるために、８ビット画素間演算プロセッサ１
２を起動して、第２図に示すように次式の線型結合演算
を行なわせる。

Ｃ１−（２５６Ａ１　＋Ａ２　＋８）／２”次に制御ｔ
ａ装置１５は、上位８ビットの桁上がりがあるか否かの
情報（１ピツト）をセットするために、画素間演算プロ
セッサ１２を再度起動し次式の減算を行なわせる。

Ｘ＝０１−ＡＩＩｊｔＦ２に制御Ｏ装ｒａ１５は、加算後の下位８ビッ
トＣ２を算出するために、画素間演算プロセッサ１２を
起動して、第２図に示すように次式の線型結合演算を行
なわせる。

Ｃ２−（Ａ２　＋Ｂ−２５６Ｘ）／２゜桁上げがない場
合にはＸ−Ｏであり、したがってＣ２はＡ２とＢとの８
ビット加算結果に一致する。これに対して、桁上げがあ
った場合には、上記の加算結果からＸの２５６倍値を引
いた値が正しいＣ２となる。なお、ここでは、８ビット
画素間演算プロセッサ１２は、加算、減算におけるオー
バフロー、アンタフロ一時にそれぞれ２５５．０に値が
セットされるものとする。

上記の１６ビット加算は、第３図に示す手順でも行なう
ことができる。

ここでは、制御装置！１１５により、まずテーブルジェ
ネレータ１３が起動され、データ変換テーブルＴＭＯが
生成される。次に第２図に示す加算手順と同様に、１６
ビット画像データＡおよび８ビット画像データＢがデー
タ転送パス１６上に出力される。

そして画素間演算プロセッサ１２により、データＡの下
位８ビットＡ２とデータＢとの平均加算（Ａ２＋８）／
２が行なわれ、結果の上位８ビットＣが求められる。こ
のＣの最上位ビットは、桁上がりの有無を示す。次に、
画素間演算プロセッサ１２によりＡ２とＢとの差（ここ
では差の絶対値）が求められ、その下位８ビットＤが求
められる。

このＤの最下位ビットＤ′は、加算後の下位８ビットＣ
２の最下位ビットに一致することから、後述するように
上記Ｃと共にＡ２と８との加算結果を求めるのに用いら
れる。Ｄの最下位ビットＤ′が加算後の下位８ビットＣ
２の最下位ビットに一致することは、偶数データまたは
奇数データ同士の差が偶数となり、偶数データと奇数デ
ータとの差が奇数となることから明らかである。なお同
壜の理由により、上記平均加算の結果の最下位ビットも
加算後の下位８ビットＣ２の最下位ビットに一致する。

したがって、上記の差を求める代わりに平均加算を行な
い、その結果の下位８ビットをＤとして用いることも可
能である。

次に制御ｌ装置１５は、１６ビット画像データＡの下位
８ごツ１−Ａ２と８ごツト画象データＢとの（キャリー
を含む〉加算結果（９ピツト）を求めるために、データ
変換プロセッサ１４を起動する。

これによりデータ変換プロセッサ１４は、Ｄ（８ビット
）の最下位ビットＤ′とＣ（８ビット）との連結データ
（ここではＣを上位とする）を１つの９ビットデータＩ
　（＝２Ｃ＋Ｄ−）として、同データＩのデータ変換を
データ変換テーブルＴＭＯを用いて行なう。この実施例
において、テーブルＴＭＯの１番地には、次式に示すよ
うに２５６Ｄ”→−Ｃが予め登録されている。

ＴＭＯ（Ｉ）−２５６Ｄ−＋Ｃ但しｌ−２０＋Ｄ＝したがって、データ変換プロセッサ１４が９ビットデー
タＩ　（−２０＋Ｄ−）によりテーブルＴＭＯを索引し
て同データＩのデータ変換を行なうことにより、その変
換結果である２５６Ｄ−＋Ｃを求めることができる。こ
の変換結果２５６Ｄ′＋Ｃは、Ａ２と８との（キャリー
を含む）加算結果（９ビット）を示す。ここで変換結果
の下位８ビットを０２、最上位ピッｊ・をＣ３とすると
、Ｃ２はＡとＢとの加算結果の下位８ビット（ビット８
〜ビット１５）として、１６ビット画像メモリを構成す
る２つの画像メモリ１１の下位用メモリ（のビットＯ〜
ビット７の位置）に格納され、Ｃ３はＡ２と８との加算
のキャリーの有無を示すビット（ビット７）として上記
２つの画像メモリ１１の上位用メモリ（のビット７の位
置）に格納される。

データ変換プロセッサ１４によるデータ変換が終了する
と、画素間演算プロセッサ１２が再び起動され、Ａ２と
Ｂとの加算におけるキャリー発生の有無を反映するため
に、への上位８ビットＡｌと画像メモリ１１に一時保存
されていたＣ３との加算が行なわれ、Ａと８との加算結
果の上位８ビットＣ！が求められる。

■８ビット×８ごット（１６ビット乗算例）ＩＩｉｍ装
置１５は、１６ビット乗陣演算に際してテーブルジェネ
レータ１３を起動して、後述するデータ変換テーブルＴ
ＭＩ〜ＴＭ３を生成させる。次に制Ｗ装置１５は２つの
画像メモリ１１を起動する。

これにより８ビット画像データＡ、Ｂがデータ転送バス
１６上に出力される。ここでデータＢの上位４ビットを
８１、下位４ビットを８２とすると、ＡＸＢはＡＸＢ＝ＡＸ　（１６Ｂ！　＋８２　）−１６Ｘ　（Ａ
ＸＢｒ　）＋　（ＡＸＢ２　）・・・・・・（２）で表わせる。そこでこの実施例では、上記（２）式に従
った１６ビット乗算を行なうようにしている。

さて制御装置１５は、まず８ビット画像データＢの下位
４ビットＢ２と８ビット画像データ八との乗算の結果Ｘ
を求めるために、データ変換プロセッサ１４を起動する
。これによりデータ変換プロセッサ１４は、Ａと８２と
の連結データ（ここではＢ２を上位とする）を１つの１
２ビットデータ■（−Ａ＋２５６８２）として、同デー
タ■のデータ変換をデータ変換テーブルＴＭＩを用いて
行なう。この実施例において、テーブルＴＭ１の１番地
には、次式に示すようにＡＸＢ２の乗算結果×（１２ピ
ツ１へ）が予め登録されている。

ＴＭ　１　（１）　−Ｘ−ＡＸＢ２但しＩ−Ａ＋２５６８２したがって、データ変換プロセッサ１４が１２ビットデ
ータＩ　（−Ａ＋２５６８２　）によりテーブルＴＭ１
を索引して同データＩのデータ変換を行なうことにより
、その変換結果であるＡＸＢ２の乗算結果Ｘを求めるこ
とができる（第４図参照）。

このＸの上位４ビット×１は、１６ビット画像メモリを
構成する２つの画像メモリ１１の一方（のビット４〜ピ
ツ１〜７の位ｉ１＞に１６ビットデータのビット４〜ビ
ット７として格納される。またＸの下位８ビットＸ２は
、１６ビット画像メモリを構成する２つの画像メモリ１
１の他方（のビット０〜ビット７の位置）に１６ビット
データのビット８〜ビット１５として格納される。

次にデータ変換プロセッサ１４は、８ビット画像データ
Ｂの上位４ビットＢ１と８ビット画像データＡとの連結
データ（ここでは８１を上位とする）を１つの１２とッ
トデータＪ　（＝Ａ＋２５６８ｔ　）として、同データ
Ｊのデータ変換をデータ変換テーブルＴＭ２を用いて行
なう。この実施例においてテーブルＴＭ２のＪ番地には
、次式に示すように１６・（ＡＸＢｔ　）の乗算結果Ｙ
（１２ピツ１〜）が予め登録されている。

ＴＭ２　（Ｊ）−Ｙ−１６・＜ＡＸＢｔ　）但しＪ−Ａ
＋２５６８ｔしたがって、データ変換プロセッサ１４が、１２ビット
データＪ　（−Ａ＋２５６Ｂ＋　）によりテーブルＴＭ
２を索引してデータＪのデータ変換を行なうことにより
、その変換結果である１６・（ＡＸＢ１）の乗算結果Ｙ
を求めることができる（第４図参照）。このＹの上位８
ビットＹ１は、１６ピツト画像メモリを構成する２つの
画像メモリ１１の一方（のビット０〜ビット７の位置）
に１６ビットデータのビットＯ〜ビット７として格納さ
れる。またＹの下位４ビットＹ２は、１６ビット画像メ
モリを構成する２つの画像メモリ１１の他方の画像メモ
リ１１（のビットＯ〜ビット３の位置）に１６ビットデ
ータのビット８〜ビット１１として格納される。

Ｒ後に制御装置１５は、それぞれ２つの画像メモリ１１
から成る独立の１６ビット画像メモリに格納された１６
ビットデータＸ（下位１２ピツ１〜が有効）、Ｙ（上位
１２ビットが有効）間の１６ビット加算を、第５図に示
す加算モジュールを起動して行なわせ、１６ビットの演
算結果を出力させる。

さて第５図に示す加算モジュールでは、まずＸ２　　（
ビット８〜ピツト１５ンとＹ２　　（ビット８〜ビット
１１）との加算の結果（キャリーを含む９ビット）を求
めるために、データ変換プロセッサ１４が起動される。

これによりデータ変換プロセッサ１４は、×２とＹ２と
の連結データ（ここではＹ２を上位とする）を１つの１
２ビットデータＩ（−Ｘ２　＋２５６Ｙ２　）として、
同データＩのデータ変換をデータ変換テーブルＴＭ３を
用いて行なう。この実施例において、テーブルＴＭ３の
１番地には、次式に示すように×２とＹ２とのキャリー
を含む加算結果（９ビット）が予め登録されている。

ＴＭ３　（Ｉ）＝Ｘｚ　＋１６Ｙ２但しＩ＝Ｘ２＋２５６Ｙ２したがって、データ変換プロセッサ１４が１２ビットデ
ータ［（−Ｘ２　＋２５６Ｙ２　）によりテーブルＴＭ
３を索引して同データ■のデータ変換を行なうことによ
り、×２とＹ２とのキャリーを含む加算結果（９ビット
）を得ることができる。ここで変換結果の下位８ビット
を０２、最上位ビットを０３とすると、Ｃ２はＸとＹと
の加算結果、即ちＡとＢとの乗算結果の下位８ビット（
ビット８〜ビット１５）として、１６ビット画像メモリ
を構成する２つの画像メモリ１１の下位用メモリ（のビ
ットＯ〜ビット７の位置）に格納され、Ｃ３は×２とＹ
２との加算のキャリーの有無を示すビット（ビット７）
として上記２つの画像メモリ１１の上位用メモリ（のビ
ット７の位置）に格納される。

次に、画素間演算プロセッサ１２が起動されて、Ｘｓ　
　（ビット４〜ビット７）と’？　　（ビットＯ〜ビッ
ト７）との８ビット加算が行なわれ、その加算結果（８
ビット）Ｅが求められる。そして画素間演算プロセッサ
１２が再度起動され、×２とＹ２との加算におけるキャ
リー　発生の有無を反映するために、Ｅと画像メモリ１
１に一時保存されていたＣ３との加算が行なわれ、Ｘと
Ｙとの加算結果、即ちＡとＢとの乗算結果の上位８ビッ
トＣ１が求められる。

■１６ビット÷定数（１６ビット除算例）制御１１１装
置１５は、１６ビット除算演算に際してテーブルジェネ
レータ１３を起動して、後述するデータ変換テーブルＴ
Ｍ４〜ＴＭ６を生成させる。次に制御１１＠置１５は１
６ビット画像メモリを構成する２つの画象メモリ１１を
起動する。これにより１６ビット画嫌データＡがデータ
転送バス１ｃ上に出力される。ここでデータＡの上位１
２ビットを八１、下位４ビットをＡ２とすると、Ａ÷Ｎ
はＡ−７Ｎ　−（１６Ａ１　＋Ａ２　）　’−Ｎ　　　
　−（３）で表わせる。そこでこの実流例では、上記（
３）式に従って１６ビット除算を行なうようにしている
。

さて制御１１装ｊｌｌ１５は、１６ビット画像データＡ
の上位１２ビットへ１を定数Ｎ（Ｎは２５６以下の整数
）で割った商Ｘを求めるために、データ変換プロセッサ
１４を起動する。これによりデータ変換プロセッサ１４
は、Ａ１をデータＩ　（＝Ａｘ　）として、同データＩ
のデータ変換をデータ変換テーブルＴＭ４を用いて行な
う。この実施例において、テーブルＴＭ４は、７Ｍ４ａ
、ＴＭ４ｂの２種用意されており、その１番地には、次
式に示すようにＡ１をＮで割った商×（１６ビット）の
上位８ビット、下位８ビットが予め登録されている。

７Ｍ４ａ　（１）＝　（［１６Ａｔ　／Ｎ］の上位８ビ
ット）ＴＭ４ｂ　（１）＝　（［１６Ａｒ　／Ｎ］の下位８ビ
ット）但しｌ−Ａ１．［］はガウス記号したがって、データ変換プロセッサ１４が１２ビットデ
ータＩ　（＝ＡＩ）によりテーブルＴＭ４（の７Ｍ４ａ
、ＴＭ４ｂ）を索引シテ同データＩのデータ変換（１２
ピツト→８ピツトのデータ変換）を２回行なうことによ
り、商Ｘ（上位、下位それぞれ８ど′ットから成る１６
ビット）を求めることができる（第６図参照）。

次に制ｍ装置！！１５は、１６ビット画像データＡの上
位１２ビットＡ１を定数Ｎで割った剰余Ｒを求めるため
に、再度データ変換プロセッサ１４を起動する。これに
よりデータ変換プロセッサ１４は、Ａ１をデータＩ　（
−Ａｔ　）として、同データＩのデータ変換をデータ変
換テーブルＴＭ５を用いて行なう。この実施例において
、テーブルＴＭ５の■番地には、次式に示すようにＡｌ
を定数Ｎで割った剰余Ｒ（８ビット）が予め登録されて
いる。

ＴＭ５　（Ｉ）−Ｒ−（１６Ａ１／Ｎの剰余）但し１−
八！したがって、データ変換プロセッサ１４が１２ビットデ
ータＩ　（−Ａｔ　）によりテーブルＴＭ５を索引する
ことにより、剰余Ｒ（８ビット）を求めることができる
。

次に制御装置１５は、１６ビット画像データＡの下位４
ビットＡ２と剰余Ｒとの和を定数Ｎで削った商Ｙ（１２
ビット）を求めるために、再度データ変換プロセッサ１
４を起動する。これによりデータ変換プロセッサ１４は
、Ａ２とＲとの連結データ（ここではＡ２を上位とする
）を１つの１２ビットデータＩ　（−２５６Ａ２　＋Ｒ
）として、同データＩのデータ変換をデータ変換テーブ
ルＴＭ６を用いて行なう。この実施例において、テーブ
ルＴＭ６の１番地には、次式に示すようにＡ２と剰余Ｒ
との和を定数Ｎで削った商Ｙ（１２ビット）が予め登録
されている。

丁Ｍ６　（１ン　−Ｙ　−［（Ａ２　　＋Ｒ）　　／Ｎ
］但しｌ−２５６Ａ２　＋Ｒしたがって、データ変換プロセッサ１４が１２ビットデ
ータＩ　（＝２５６Ａ２＋Ｒ）によりテーブルＴＭ６を
索引することにより、商Ｙ（１２ビット）を求めること
ができる。

最後に制御装置１５は、Ｘ、Ｙの１６ビット加算を行な
うために、１６ビット乗算の場合と同様の加算モジュー
ルを起動する。これによりＸとＹとの加算が行なわれ、
Ａ＠Ｎで割った商が１６ビットで求められる。

なお、前記実施例では、１６ビット加算、１６ビット乗
算、１６ビット除算のプロセッサ機能について説明した
が、例えば８ビット画象メモリＡとＢの同一画素間の大
小比較プロセッサ機能（大きい方または小さい方のデー
タを出力する機能）を実現することも可能である。これ
は、恒等式％式％（）を利用して、画素間演暉プロセッサ１２の有する差の絶
対値演算機能並びに線型結合演算機能を組合わせて実現
できる。

また前記実施例では、１２ビットデータ変換プロセツサ
１４を用いた場合について説明したが、１３ビット以上
（但し１５ピツ１〜を上限とする）のデータ変換を行な
うプロセッサを適用することも可能である。

更に前記実施例では、１６ビット画像データ演算用画像
処理装置について説明したが、ｎビット画像メモリ２枚
で２ｎビット画像メモリが構成される場合に、８ビット
画素間演算プロセッサ１２に代えてｎビット画素間演算
プロセッサを、１２ビットデ・−夕変換プロセッサに代
えてｍビットデータ変換プロセッサ〈ｍは３ｎ／２≦ｍ
く２ｎを満足する整数）を用いることにより、２０ビッ
ト画像データ演算用画像処理装置を実現することが可能
となる。

［発明の効果］以上詳述したようにこの発明によれば、ｎビット画素間
プロセッサなど小規模プロセッサを用いながら、２ｎビ
ット画像データ演算が高速で行なえる。

【図面の簡単な説明】

第１図はこの発明の一実施例に係る画像処Ｊ！！装置の
ブロック構成図、第２図乃至第６図は動作を説明するた
めの流れ図である。１１、１１・・・８ビット画像メモリ、１２・・・８ビ
ット画素間演算プロセッサ、１３・・・テーブルジェネ
レータ（データ変換テーブルジェネレータ）、１４・・
・１２ビットデータ変換プロセツサ、１５・・・制御装
置。第１図第２弱第３図

Claims

【特許請求の範囲】

複数のｎビット画像メモリを有し、最大２ｎビットの画
像データ演算を行なう画像処理装置において、線型結合
機能を有するｎビット画素間演算プロセッサと、最大ｍ
ビット（ｍは３ｎ／２≦ｍ＜２ｎを満足する整数）の画
像データを演算データとする所定演算の演算結果が全画
像データに対応して最大ｍビットで予め設定される１種
以上のデータ変換テーブルと、与えられた画像データに
より上記データ変換テーブルを参照して対応する演算結
果を得るｍビットデータ変換プロセッサと、上記画像メ
モリ、ｎビット画素間演算プロセッサおよびｍビットデ
ータ変換プロセッサを演算内容に応じて起動制御する制
御手段とを具備し、演算対象画像データを適宜分割して
上記ｎビット画素間演算プロセッサおよびｍビットデー
タ変換プロセッサに適用し、これら両プロセッサを組合
わせ使用して２ｎビット画像データ演算を行なうように
したことを特徴とする画像処理装置。