KR100915308B1 - 2차원 영상데이터 변환 장치 및 방법 - Google Patents

2차원 영상데이터 변환 장치 및 방법

Info

Publication number
KR100915308B1
KR100915308B1 KR1020070065007A KR20070065007A KR100915308B1 KR 100915308 B1 KR100915308 B1 KR 100915308B1 KR 1020070065007 A KR1020070065007 A KR 1020070065007A KR 20070065007 A KR20070065007 A KR 20070065007A KR 100915308 B1 KR100915308 B1 KR 100915308B1
Authority
KR
South Korea
Prior art keywords
image data
address
read
write
dma
Prior art date
Application number
KR1020070065007A
Other languages
English (en)
Other versions
KR20090000997A (ko
Inventor
이진우
Original Assignee
(주)씨앤에스 테크놀로지
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)씨앤에스 테크놀로지 filed Critical (주)씨앤에스 테크놀로지
Priority to KR1020070065007A priority Critical patent/KR100915308B1/ko
Publication of KR20090000997A publication Critical patent/KR20090000997A/ko
Application granted granted Critical
Publication of KR100915308B1 publication Critical patent/KR100915308B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00—General purpose image data processing
    • G06T1/20—Processor architectures; Processor configuration, e.g. pipelining
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00—General purpose image data processing
    • G06T1/60—Memory management

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Image Input (AREA)

Abstract

본 발명은 1차원 영상데이터를 2차원 영상데이터로 변환하는 2차원 영상데이터 변환 장치 및 방법에 관한 것으로, 본 발명의 2차원 영상데이터 변환 장치는 변환할 1차원 영상데이터 및 변환된 2차원 영상데이터를 저장하는 저장장치와, 상기 1차원 영상데이터에 대한 초기 읽기 주소, 상기 2차원 영상데이터에 대한 초기 쓰기 주소 및 원 영상 사이즈 정보를 포함하는 2차원 변환 명령을 출력하는 중앙처리장치(Central Processor Unit; CPU)와, 상기 2차원 변환 명령을 수신하고, 상기 초기 읽기 주소와 상기 원 영상 사이즈 정보에 기초하여 상기 1차원 영상데이터를 읽은 후, 상기 초기 쓰기 주소와 상기 원 영상 사이즈 정보에 기초하여 상기 1차원 영상데이터를 상기 저장장치에 순차적으로 출력하는 영상데이터변환장치를 포함한다. 본 발명에 따르면, CPU 및 주요 버스의 부하를 줄여 CPU의 성능을 향상시킬 수 있다.

Description

2차원 영상데이터 변환 장치 및 방법{APPARATUS AND METHOD FOR CONVERTING FIRST DIMENSION IMAGE DATA INTO SECOND DIMENSIONS IMAGE DATA}
본 발명은 1차원 영상데이터를 2차원 영상데이터로 변환하는 2차원 메모리 변환 장치에 관한 것으로, 보다 상세하게는 중앙처리장치(Central Processor Unit: CPU) 및 주요 버스의 부하 및 전력 손실을 줄여 CPU의 성능을 향상시킬 수 있는 2차원 영상데이터 변환 장치 및 방법에 관한 것이다.
최근, 멀티미디어 영상기기들이 많이 개발되고 있으며, 사용자의 요구 또한 매우 다양화 되고 있다. 이들 영상기기들은 영상처리 장치가 필수적으로 장착되어 있다. 대부분의 영상처리장치는 2차원 형태로 영상을 처리하므로 2차원 형태로 메모리를 사용한다. 그러나 대부분의 영상 데이터 소스는 효율적인 메모리 공간 활용을 위해 1차원 형태로 메모리에 저장되어 있다. 따라서 영상처리장치가 영상 데이터를 영상처리하기 위해서는 1차원 형태의 영상데이터를 2차원 형태의 영상데이터로 변환해 주는 장치가 필요하다.
도 1은 일반적인 2차원 영상데이터 변환 장치의 구성을 나타낸 도면이다. 이하 도 1을 참조하여 일반적인 2차원 영상데이터 변환 장치의 구성을 설명한다.
일반적인 2차원 영상데이터 변환 장치는 중앙처리장치(Central Processing Unit: CPU)(10)와 저장장치(20)로 구성된다.
도 1에서 저장장치(20)는 영상처리 이전의 1차원 형태의 영상데이터를 저장하는 1차원 영상데이터 저장부(21)와 영상처리를 위해 2차원 형태로 변환된 2차원 영상데이터를 저장하는 2차원 영상데이터 저장부(23)로 구성된다. 도 1에서와 같이 원 영상(1)은 저장장치(20)에 저장 시 저장장치(20)를 효율적으로 관리하기 위해서 1차원 형태로 1차원 영상데이터 저장부(21)에 저장된다. 상기 저장장치(20)는 플래시 메모리 또는 하드디스크 등이 될 수 있으며, 상기 1차원 영상 데이터 저장부(21)와 2차원 영상 데이터 저장부(23)는 도 1에서와 같이 동일한 저장장치에 구성될 수도 있고, 서로 다른 저장장치에 구성될 수도 있다. 상기 1차원 형태의 영상데이터란 도 1의 1차원 영상데이터 저장부(21)에서 보이는 바와 같이 획득된 원 영상의 사이즈에 대한 가로 및 세로열에 대한 영상데이터가 로우 및 세로열의 구분없이 저장장치의 가로(Low)열을 순차적으로 채워 넣은 후 세로(Column)열을 변경하여 저장된 형태의 영상데이터를 의미한다. 그리고 2차원 형태의 영상 데이터란 도 1의 2차원 영상데이터 저장부(23)에서 보이는 바와 같이 획득된 원 영상의 가로 및 세로의 영상데이터와 동일하게 저장장치에 저장된 형태의 영상데이터를 의미한다. 이하 1차원 형태의 영상데이터를 1차원 영상데이터라 하고, 2차원 형태의 영상데이터를 2차원 영상데이터라 한다.
CPU(10)는 1차원 영상데이터를 처리하기 위해 1차원 영상데이터 저장부(23)에 저장되어 있는 1차원 영상데이터를 읽어오고, 미리 저장되어 있는 소프트웨어 또는 드라이버에 의해 상기 1차원 영상데이터를 2차원 영상데이터로 변환한 후 다시 저장장치(20)의 2차원 영상데이터 저장부(23)에 저장한다.
상술한 바와 같이 일반적인 2차원 영상변환장치는 범용 CPU를 이용하므로, 변환 프로그램 또는 드라이버를 이용해야 하고, 변환 프로그램 또는 드라이버를 이용해야 하므로 CPU 성능에 의존적일 수밖에 없다. 따라서 종래 2차원 영상변환장치는 범용 CPU에 부하가 발생하게 되고 범용 CPU가 처리해야 하는 다른 작업에 영향을 줄 수 있는 문제점이 있다.
또한, 종래 영상변환장치는 원영상, 즉 1차원 영상데이터를 읽기 동작 및 변환 영상데이터의 저장 동작이 반복됨에 따라 주요 버스에 로드가 발생하는 문제점이 있다.
또한, 종래 영상변환장치의 범용 CPU는 최종으로 변환된 영상데이터를 출력하기 위해 읽기 동작을 수행함에 따른 성능 저하 및 빈번한 메모리 액세스로 인한 추가적인 전력 손실이 발생하는 문제점이 있다.
따라서, 본 발명의 목적은 중앙처리장치(Central Processor Unit: CPU) 및 주요 버스의 부하 및 전력 손실을 줄일 수 있고, CPU의 성능을 향상시킬 수 있는 2차원 영상데이터 변환 장치 및 방법을 제공함에 있다.
상기한 목적을 달성하기 위한 본 발명의 장치는; 변환할 1차원 영상데이터 및 변환된 2차원 영상데이터를 저장하는 저장장치와, 상기 1차원 영상데이터에 대한 초기 읽기 주소, 상기 2차원 영상데이터에 대한 초기 쓰기 주소 및 원 영상 사이즈 정보를 포함하는 2차원 변환 명령을 출력하는 중앙처리장치(Central Processor Unit; CPU)와, 상기 2차원 변환 명령을 수신하고, 상기 초기 읽기 주소와 상기 원 영상 사이즈 정보에 기초하여 상기 1차원 영상데이터를 읽은 후, 상기 초기 쓰기 주소와 상기 원 영상 사이즈 정보에 기초하여 상기 1차원 영상데이터를 상기 저장장치에 순차적으로 출력하는 영상데이터변환장치를 포함한다.상기 영상데이터변환장치는, 읽기 모드에서 상기 1차원 영상데이터를 읽기 위해 상기 초기 읽기 주소와 상기 원 영상 사이즈 정보에 근거하여 읽기 주소를 계산하고, 쓰기 모드에서 상기 초기 쓰기 주소와 상기 원 영상 사이즈 정보에 근거하여 상기 1차원 영상데이터가 상기 2차원 영상데이터로 변환되어 상기 저장장치에 저장되도록 하기 위해, 상기 1차원 영상 데이터가 2차원으로 저장될 주소인 쓰기 주소를 계산하는 주소 계산부와, 상기 읽기 모드에서 상기 1차원 영상데이터를 임시 저장하고, 상기 쓰기 모드에서 임시 저장된 1차원 영상 데이터를 순차적으로 출력하는 레지스터 버퍼부와, 상기 계산된 읽기 주소에 의해 1차원 영상데이터를 상기 저장장치로부터 읽어와 상기 레지스터 버퍼부에 임시 저장시키고, 상기 레지스터 버퍼부에 저장된 1차원 영상데이터를 상기 계산된 상기 저장장치의 쓰기 주소에 순차적으로 출력하는 DMA(Direct Memory Access) 입출력부와, 상기 CPU(Central Processor Unit)로부터 수신되는 상기 2차원 변환 명령에 기초하여 상기 주소 계산부와 상기 레지스터 버퍼부 및 상기 DMA(Direct Memory Access) 입출력부를 제어하는 동작 제어부를 포함한다.
상기한 목적을 달성하기 위한 본 발명의 방법은; CPU(Central Processor Unit)로부터 저장장치에 1차원으로 저장된 1차원 영상 데이터의 2차원 변환 명령을 수신하는 단계와, 상기 저장장치에 저장된 상기 1차원 영상 데이터의 주소인 읽기 주소와 상기 1차원 영상 데이터가 2차원으로 저장될 주소인 쓰기 주소를 계산하는 단계와, 상기 저장장치의 상기 계산된 읽기 주소로부터 상기 1차원 영상 데이터를 독출하고 상기 독출된 1차원 영상 데이터를 상기 저장장치의 상기 쓰기 주소로 제공하는 DMA(Direct Memory Access) 전송 단계를 포함한다.상기 2차원 변환 명령은 상기 1차원 영상데이터에 대한 초기 읽기 주소, 상기 2차원 영상 데이터에 대한 초기 쓰기 주소 및 원 영상 사이즈 정보를 포함한다.상기 읽기 주소와 상기 쓰기 주소를 계산하는 단계에서, 상기 초기 읽기 주소와 상기 원 영상 사이즈 정보에 근거하여 상기 읽기 주소가 계산되고, 상기 초기 쓰기 주소와 상기 원 영상 사이즈 정보에 근거하여 상기 쓰기 주소가 계산된다.상기 DMA(Direct Memory Access) 전송 단계에서, DMA(Direct Memory Access) 입출력부에 의해, 상기 저장장치의 상기 읽기 주소로부터 상기 1차원 영상 데이터가 독출되고, 상기 DMA(Direct Memory Access) 입출력부에 의해, 상기 독출된 1차원 영상 데이터가 상기 저장장치의 상기 쓰기 주소로 제공된다.
이하, 본 발명에 따른 바람직한 실시 예를 첨부한 도면을 참조하여 상세히 설명한다. 하기의 설명에서는 본 발명에 따른 동작을 이해하는데 필요한 부분만이 설명되며 그 이외 부분의 설명은 본 발명의 요지를 벗어나지 않도록 생략될 것이라는 것을 유의하여야 한다.
도 2는 본 발명의 실시 예에 따른 2차원 영상데이터 변환 장치의 구성을 나타낸 도면이다.
도 2를 참조하면, 본 발명에 따른 2차원 영상데이터 변환장치는 CPU(200)와 영상데이터 변환 장치(100)와 저장장치(20)로 구성된다.
CPU(200)는 1차원 영상데이터에 대한 초기 읽기 주소, 상기 2차원 영상데이터에 대한 초기 쓰기 주소 및 원 영상 사이즈 정보를 알고 있으며, 영상처리 이벤트가 발생하면 2차원 변환 명령을 영상데이터 변환 장치(100)로 출력한다. 상기 2차원 변환 명령은 1차원 영상데이터에 대한 초기 읽기 주소, 상기 2차원 영상데이터에 대한 초기 쓰기 주소 및 원 영상 사이즈 정보 및 읽기/쓰기 모드 정보를 포함한다.
영상데이터변환장치(100)는 CPU(200)로부터 상기 2차원 변환 명령 수신 시 2차원 변환 명령의 초기 읽기 주소에 의해 상기 1차원 영상데이터를 읽은 후, 상기 초기 쓰기 주소와 상기 원 영상 사이즈 정보에 기초하여 상기 1차원 영상데이터를 2차원 영상데이터로 상기 저장장치(20)에 저장하기 위한 쓰기 주소를 계산하고, 상기 계산된 쓰기 주소에 따라 상기 1차원 영상데이터를 저장장치(20)로 순차적으로 출력한다.
저장장치(20)는 1차원 영상데이터를 저장하는 1차원 영상데이터 저장부(21)와 2차원 영상데이터를 저장하는 2차원 영상데이터 저장부(23)로 구성된다. 저장장치(20)는 영상데이터변환장치(100)로부터 읽기 요청이 있으면 해당 읽기 주소에서 1차원 영상데이터를 읽어 영상데이터변환장치(100)로 출력하고, 상기 영상데이터변환장치(100)로부터 쓰기 주소와 1차원 영상데이터를 입력받아 상기 쓰기 주소에 따라 1차원 영상데이터를 2차원 영상데이터로 저장한다.
도 3은 상기 도 2의 영상데이터 변환 장치의 구성을 나타낸 도면이다.
도 3을 참조하면, 영상데이터 변환 장치는 동작 제어부(110)와 주소 계산부(120)와 레지스터 버퍼부(130)와 DMA(Direct Memory Access) 입출력부(140)로 구성된다.
동작 제어부(110)는 CPU(200)로부터 2차원 변환 명령을 입력받으며, 2차원 변환 명령 입력 시 2차원 변환 명령에 기초하여 주소 계산부(120), 레지스터 버퍼부(130) 및 DMA 입출력부(140)를 제어한다.
주소 계산부(120)는 읽기 모드에서 저장장치(20)에 저장되어 있는 1차원 영상데이터를 읽기 위해 2차원 변환 명령에 포함되어 있는 초기 읽기 주소와 원 영상 사이즈 정보에 의한 읽기 주소를 계산하고, 쓰기 모드에서 2차원 변환 명령에 포함되어 있는 초기 쓰기 주소와 원 영상 사이즈 정보에 의해, 상기 1차원 영상데이터를 2차원 영상데이터로 변환하여 상기 저장장치(20)에 저장하기 위한 쓰기주소를 계산한다.
레지스터 버퍼부(130)는 읽기 모드에서 상기 1차원 영상데이터를 임시 저장하고, 쓰기 모드에서 임시 저장된 1차원 영상 데이터를 순차적으로 출력한다.
DMA 입출력부(140)는 1차원 영상데이터를 상기 저장장치(20)로부터 읽어와 상기 레지스터 버퍼부(130)에 임시 저장시키고, 상기 레지스터 버퍼부에 저장된 1차원 영상데이터를 상기 계산된 상기 저장장치(20)의 쓰기 주소에 순차적으로 출력한다.
도 4는 상기 도 3의 영상데이터 변환 장치의 상세 구성을 나타낸 도면이다. 도 4를 참조하여 영상데이터 변환 장치의 상세 구성을 설명한다.
동작 제어부(110)는 CPU(200)와 데이터 통신을 위한 신호 매칭을 수행하는 인터페이스부(111)와 인터페이스부(111)를 통해 CPU(200)로부터 2차원 변환 명령을 입력받아 본 발명에 따른 1차원 영상데이터를 2차원 영상데이터로 변환하는 전반적인 동작을 제어하는 변환 동작 제어부(113)로 구성된다.
주소 계산부(120)는 읽기 및 쓰기 주소를 생성하여 출력하는 DMA 물리 주소 발생기(123)와, 동작제어부(110)로부터 읽기/쓰기 모드 정보를 수신하고, 읽기 모드에서 동작제어부(110)로부터 상기 초기 읽기 주소 및 상기 원 영상의 사이즈 정보를 수신하여, 상기 저장장치(20)로부터 1차원 영상데이터를 읽어오기 위한 읽기 주소를 계산하고, 상기 읽기 주소를 생성하도록 DMA 물리 주소 발생기(123)를 제어하고, 쓰기 모드에서, 동작제어부(110)로부터 상기 초기 쓰기 주소 및 상기 원 영상의 사이즈 정보를 수신하여, 상기 초기 쓰기 주소와 원 영상의 사이즈 정보에 따라 상기 1차원 영상데이터를 2차원 영상데이터로 저장장치(20)에 저장하기 위한 쓰기 주소를 계산한 후, 상기 DMA 물리 주소 발생기(123)를 제어하여 물리 주소를 생성시키며, 동작 완료에 따른 동작 완료 신호를 변환 동작 제어부(113)로 출력하는 DMA 물리 주소 발생 제어기(121)로 구성된다.
레지스터 버퍼부(130)는 상기 1차원 영상데이터를 순차적으로 임시 저장하는 레지스터 버퍼(131)와, 상기 레지스터 버퍼(131)에 저장된 1차원 영상데이터를 읽고 쓰기 위한 레지스터 버퍼 주소를 생성하여 출력하는 레지스터 버퍼 주소 발생기(135)와, 상기 레지스터 버퍼(131) 및 레지스터 버퍼 주소 발생기(135)를 제어하고, 상기 1차원 영상데이터의 쓰기 및 읽기 동작 완료에 따른 동작 완료 신호를 상기 동작 제어부(110)로 출력하는 레지스터 버퍼 제어기(133)로 구성된다.
DMA 입출력부(140)는 상기 레지스터 버퍼부(130)에 임시 저장된 1차원 영상데이터를 DMA 입출력 단위로 읽어와 저장하는 쓰기버퍼(143)와, 상기 1차원 영상데이터를 상기 DMA 입출력 단위로 쓰기버퍼(143)에 저장하도록 상기 쓰기 버퍼(143)를 제어하는 쓰기버퍼 제어기(141)와, 상기 변환 동작 제어부(113)로부터 읽기 및 쓰기 모드에 대한 읽기/쓰기 모드 정보를 입력받고 상기 모드정보가 읽기 모드 정보이면 상기 주소 계산부(120)로부터 입력하는 읽기 주소에 대응하는 1차원 영상데이터를 상기 저장장치(20)로부터 읽어와 상기 레지스터 버퍼부(130)로 출력하고, 상기 모드 정보가 쓰기 모드 정보이면 상기 쓰기 버퍼(143)에 상기 DMA 입출력 단위로 저장되어 있는 1차원 영상데이터를 읽어와 상기 주소 계산부(120)로부터 입력하는 상기 저장장치(20)의 2차원 영상데이터 저장부(23)의 쓰기 주소로 출력하며, 동작 완료에 따른 동작 완료 신호를 변환 동작 제어부(113)로 출력하는 DMA 입출력기(145)로 구성된다.
도 5는 본 발명의 실시 예에 따른 2차원 영상데이터 변환 방법을 나타낸 흐름도이다. 이하 도 3 및 도 5를 참조하여 설명한다.
우선, 동작 제어부(110)는 511단계에서 CPU(200)로부터 2차원 변환 명령이 입력하는지를 검사한다.
511단계에서 CPU(200)로부터 2차원 변환 명령이 입력하면 동작 제어부(110)는 513단계로 진행하여 DMA 읽기/쓰기 초기 주소 및 원 영상 사이즈 정보를 검출하고, 515단계로 진행하여 DMA 읽기 모드로 전환한다.
상기 DMA 읽기 모드로 전환한 동작 제어부(110)는 519단계에서 상기 초기 읽기 주소 및 원 영상 사이즈 정보에 근거하여 읽기 주소를 계산하고, 계산된 읽기 주소에 의해 읽는 읽기 동작 루틴을 수행한다.
상기 동작 루틴 수행 후 동작 제어부(110)는 520단계에서 DMA 쓰기 모드로 전환하고, 521단계에서 상기 초기 쓰기 주소와 원 영상 사이즈 정보에 근거하여 1차원 영상데이터를 2차원 영상데이터로 저장장치(20)에 저장하기 위한 쓰기 주소를 계산하고, 계산된 쓰기 주소에 의해 저장하는 DMA 쓰기 동작 루틴을 수행한다.
상기 쓰기 동작 루틴이 완료되면 동작 제어부(110)는 523단계에서 DMA 입출력부(140)로부터의 동작 완료 신호의 입력 여부에 의해 영상 변환 처리가 완료되었는지를 판단한다. 이 판단은 영상 변환 처리가 DMA 입출력 단위로 수행되므로 영상 데이터가 DMA 입출력 단위보다 클 경우 모든 영상데이터에 대해 영상 변환이 이루어졌는지의 여부를 판단하는 것이다. 상기 판단 결과, 영상처리가 완료되었으면 동작 제어부(110)는 525단계로 진행하고, 영상 처리가 완료되지 않은 것으로 판단되면 515단계로 진행하여 상술한 과정을 반복 수행한다.
525단계로 진행한 동작 제어부(110)는 모든 영상에 대한 변환 처리가 완료되었는지를 판단한다. 이는 영상이 하나가 아니라 둘 이상일 경우 모든 영상에 대해 변환 처리가 완료되었는지를 판단하는 과정이다.
판단결과, 모든 영상에 대한 변환 처리가 완료되었으면 동작 제어부(110)는 527단계에서 인터럽트를 발생하고, 529단계에서 동작을 정지한다. 반면, 모든 영상에 대한 변환 처리가 완료되지 않았으면 동작 제어부(110)는 상술한 511단계로 돌아가 이후의 과정을 반복 수행한다.
도 6은 도 5의 DMA 읽기 동작 루틴의 상세 흐름도를 나타낸 도면이다. 이하 도 3 내지 도 6을 참조하여 설명한다.
먼저 동작 제어부(110)의 변환 동작 제어부(113)는 611단계에서 초기 읽기 주소 및 원 영상 사이즈 정보를 DMA 물리주소 발생 제어기(121)로 출력한다. 그러면 DMA 물리 주소 발생 제어기(121)는 상기 초기 읽기 주소 및 원 영상 사이즈 정보에 근거하여 읽기 주소를 계산하고, 동작 완료 신호를 변환 동작 제어부(113)로 출력한다.
변환 동작 제어부(113)는 DMA 물리주소 발생 제어기(121)로부터 동작 완료 신호가 입력하면, 612단계에서 DMA 물리주소 발생 제어기(121), 레지스터 버퍼 제어기(133) 및 DMA 입출력기(145)를 제어하여 DMA 읽기 동작을 수행하여 레지스터 버퍼(131)에 1차원 영상데이터를 저장한다.
변환 동작 제어부(113)는 613단계에서 상기 1차원 영상데이터를 레지스터 버퍼(131)에 저장 중 레지스터 버퍼 제어기(133)로부터 동작 완료 신호가 입력하는지를 검사하여 읽기 동작이 완료되는지를 판단한다.
613단계에서 동작 완료 신호가 입력하면 변환 동작 제어부(113)는 615단계에서 다음 영상 데이터에 대한 DMA 읽기 동작을 위한 초기 읽기 주소를 계산 및 저장한다.
도 7은 도 5의 DMA 쓰기 동작 루틴의 상세 흐름도를 나타낸 도면이다. 이하 도 4 및 도 7을 참조하여 설명한다.
우선, 변환 동작 제어부(113)는 711단계에서 초기 쓰기 주소와 원 영상 사이즈 정보를 DMA 물리 주소 발생 제어기(121)로 출력하여 2차원 영상데이터를 저장할 저장장치(20)의 2차원 영상데이터 저장부(23)의 쓰기 주소를 계산하게 한다.
쓰기 주소가 계산되면 변환 동작 제어부(113)는 713단계에서 쓰기 버퍼 제어기(141)를 통해 쓰기 버퍼(143)에 저장 가능한지를 판단한다.
판단 결과 쓰기 버퍼(143)에 저장 가능하면 변환 동작 제어부(113)는 715단계에서 레지스터 버퍼 제어기(133)를 제어하여 레지스터 버퍼 주소 발생기(135) 주소를 증가시키고, 717단계에서 상기 증가된 레지스터 버퍼 주소의 1차원 영상데이터를 쓰기 버퍼(143)에 저장한다.
상기 717단계의 저장 후 변환 동작 제어부(113)는 719단계에서 레지스터 버퍼(131)가 비었는지를 검사하고, 1차원 영상데이터가 남아 있으면 상기 715단계 내지 717단계를 반복 수행한다. 그러나 남아 있는 1차원 영상데이터가 없으면 변환 동작 제어부(113)는 721단계로 진행하여 레지스터 버퍼 주소 발생기(135)를 초기화하고, 723단계에서 쓰기버퍼 제어기(141)를 통해 쓰기 버퍼(143)에 쓸 영상데이터들이 준비 완료되었는지를 검사한다.
검사결과, 준비가 완료되었으면 변환 동작 제어부(113)는 725단계에서 DMA 입출력기(145)를 제어하여 쓰기 버퍼(143)에서 읽기 동작을 수행하고 계산된 쓰기 주소에 DMA 쓰기 동작을 수행한다.
상기 DMA 쓰기 동작 중 변환 동작 제어부(113)는 727단계에서 DMA 입출력기(145)로부터 동작 완료 신호가 입력하는지를 검사하여 DMA 쓰기 동작이 완료되는지를 검사한다.
DMA 쓰기 동작이 완료되면 변환 동작 제어부(113)는 729단계에서 DMA 쓰기 동작을 위한 다음 초기 쓰기 주소 계산을 수행한다.
한편 본 발명의 상세한 설명에서는 구체적인 실시 예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 안 되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.
상술한 바와 같은 본 발명은, 범용 CPU 방식에 비해 변환 프로그램을 사용하지 않으므로 CPU의 잦은 입출력으로 인한 전력 소모를 줄일 수 있어 저전력 구현이 용이해 지는 이점을 가진다.
또한, 본 발명은 영상의 프레임 단위의 대용량 메모리 대신 상대적으로 적은 크기의 레지스터 구조를 이용하므로 칩의 크기와 이에 따른 단가 문제가 해결될 수 있는 이점을 가진다.
또한, 본 발명은 CPU가 원 영상을 읽어 드리는 구조가 아니고 변환장치가 읽어 드리는 구조를 갖게 됨으로 별도의 CPU 부하나 CPU의 가상주소를 참조하지 않아도 되므로 CPU 성능의 향상과 구현이 용이해 지는 이점을 가진다.
또한, 본 발명은 2차원 영상 처리에서 CPU의 의존도를 크게 줄였으며, 사용 메모리의 종류에 크게 의존적이지 않으므로 여러 제품에 적용이 가능한 이점을 가진다.
도 1은 일반적인 2차원 영상데이터 변환 장치의 구성을 나타낸 도면
도 2는 본 발명의 실시 예에 따른 2차원 영상데이터 변환 장치의 구성을 나타낸 도면
도 3은 상기 도 2의 영상데이터 변환 장치의 구성을 나타낸 도면
도 4는 상기 도 3의 영상데이터 변환 장치의 상세 구성을 나타낸 도면
도 5는 본 발명의 실시 예에 따른 2차원 영상데이터 변환 방법을 나타낸 흐름도
도 6은 도 5의 DMA 읽기 동작 루틴의 상세 흐름도를 나타낸 도면
도 7은 도 5의 DMA 쓰기 동작 루틴의 상세 흐름도를 나타낸 도면
<도면의 주요부분에 대한 부호의 설명>
20: 저장장치 100: 영상데이터 변환장치
110: 동작 제어부 111: 인터페이스부
113: 변환 동작제어부 120: 주소 계산부
121: DMA 물리주소 발생기 123: DMA 물리 주소 발생기
130: 레지스터 버퍼부 131: 레지스터 버퍼
133: 레지스터 버퍼 제어기 135: 레지스터 버퍼 주소발생기
140: DMA 입출력부 141: 쓰기버퍼 제어기
143: 쓰기버퍼 145: DMA 입출력기

Claims (10)

  1. 변환할 1차원 영상데이터 및 변환된 2차원 영상데이터를 저장하는 저장장치와,
    상기 1차원 영상데이터에 대한 초기 읽기 주소, 상기 2차원 영상데이터에 대한 초기 쓰기 주소 및 원 영상 사이즈 정보를 포함하는 2차원 변환 명령을 출력하는 중앙처리장치(Central Processor Unit; CPU)와,
    상기 2차원 변환 명령을 수신하고, 상기 초기 읽기 주소와 상기 원 영상 사이즈 정보에 기초하여 상기 1차원 영상데이터를 읽은 후, 상기 초기 쓰기 주소와 상기 원 영상 사이즈 정보에 기초하여 상기 1차원 영상데이터를 상기 저장장치에 순차적으로 출력하는 영상데이터변환장치를 포함하고,
    상기 영상데이터변환장치가,
    읽기 모드에서 상기 1차원 영상데이터를 읽기 위해 상기 초기 읽기 주소와 상기 원 영상 사이즈 정보에 근거하여 읽기 주소를 계산하고, 쓰기 모드에서 상기 초기 쓰기 주소와 상기 원 영상 사이즈 정보에 근거하여 상기 1차원 영상데이터가 상기 2차원 영상데이터로 변환되어 상기 저장장치에 저장되도록 하기 위해, 상기 1차원 영상 데이터가 2차원으로 저장될 주소인 쓰기 주소를 계산하는 주소 계산부와,
    상기 읽기 모드에서 상기 1차원 영상데이터를 임시 저장하고, 상기 쓰기 모드에서 임시 저장된 1차원 영상 데이터를 순차적으로 출력하는 레지스터 버퍼부와,
    상기 계산된 읽기 주소에 의해 1차원 영상데이터를 상기 저장장치로부터 읽어와 상기 레지스터 버퍼부에 임시 저장시키고, 상기 레지스터 버퍼부에 저장된 1차원 영상데이터를 상기 계산된 상기 저장장치의 쓰기 주소에 순차적으로 출력하는 DMA(Direct Memory Access) 입출력부와,
    상기 CPU(Central Processor Unit)로부터 수신되는 상기 2차원 변환 명령에 기초하여 상기 주소 계산부와 상기 레지스터 버퍼부 및 상기 DMA(Direct Memory Access) 입출력부를 제어하는 동작 제어부를 포함하는 2차원 영상데이터 변환 장치.
  2. 삭제
  3. 제1항에 있어서,
    상기 2차원 변환 명령은 읽기/쓰기 모드 정보를 더 포함하고,
    상기 주소 계산부가,
    상기 읽기 및 쓰기 주소를 생성하여 출력하는 DMA(Direct Memory Access) 물리 주소 발생기와,
    상기 동작 제어부로부터 상기 읽기/쓰기 모드 정보를 수신하고, 상기 읽기 모드에서 상기 동작 제어부로부터 상기 초기 읽기 주소 및 상기 원 영상의 사이즈 정보를 수신하여, 상기 저장장치로부터 1차원 영상데이터를 읽어오기 위한 읽기 주소를 계산하고, 상기 읽기 주소를 생성하도록 DMA(Direct Memory Access) 물리 주소 발생기를 제어하고, 상기 쓰기 모드에서 상기 동작 제어부로부터 상기 초기 쓰기 주소 및 상기 원 영상의 사이즈 정보를 수신하여, 상기 초기 쓰기 주소와 원 영상의 사이즈 정보에 따라 상기 1차원 영상데이터를 2차원 영상데이터로 상기 저장장치에 저장하기 위한 쓰기 주소를 계산한 후, 상기 DMA(Direct Memory Access) 물리 주소 발생기를 제어하여 물리 주소를 생성시키는 DMA(Direct Memory Access) 물리 주소 발생 제어기로 이루어짐을 특징으로 하는 2차원 영상데이터 변환 장치.
  4. 제1항에 있어서,
    상기 레지스터 버퍼부가,
    상기 1차원 영상데이터를 순차적으로 임시 저장하는 레지스터 버퍼와,
    상기 레지스터 버퍼에 저장된 1차원 영상데이터를 읽고 쓰기 위한 레지스터 버퍼 주소를 생성하여 출력하는 레지스터 버퍼 주소 발생기와,
    상기 레지스터 버퍼 및 레지스터 버퍼 주소 발생기를 제어하고, 상기 1차원 영상데이터의 쓰기 및 읽기 동작 완료에 따른 동작 완료 신호를 상기 동작 제어부로 출력하는 레지스터 버퍼 제어기로 이루어짐을 특징으로 하는 2차원 영상데이터 변환 장치.
  5. 제1항에 있어서,
    상기 DMA(Direct Memory Access) 입출력부가,
    상기 레지스터 버퍼부에 임시 저장된 1차원 영상데이터를 DMA(Direct Memory Access) 입출력 단위로 읽어와 저장하는 쓰기버퍼와,
    상기 1차원 영상데이터를 상기 DMA(Direct Memory Access) 입출력 단위로 쓰기버퍼에 저장하도록 상기 쓰기 버퍼를 제어하는 쓰기버퍼 제어기와,
    상기 동작 제어부로부터 읽기 및 쓰기 모드에 대한 읽기/쓰기 모드 정보를 입력받고 상기 모드정보가 읽기 모드 정보이면 상기 주소 계산부로부터 입력하는 읽기 주소에 대응하는 1차원 영상데이터를 상기 저장장치로부터 읽어와 상기 레지스터 버퍼부로 출력하고, 상기 모드 정보가 쓰기 모드 정보이면 상기 쓰기 버퍼에 상기 DMA(Direct Memory Access) 입출력 단위로 저장되어 있는 1차원 영상데이터를 읽어와 상기 주소 계산부로부터 입력하는 상기 저장장치의 쓰기 주소로 출력하는 DMA(Direct Memory Access) 입출력기로 이루어짐을 특징으로 하는 2차원 영상데이터 변환 장치.
  6. CPU(Central Processor Unit)로부터 저장장치에 1차원으로 저장된 1차원 영상 데이터의 2차원 변환 명령을 수신하는 단계와,
    상기 저장장치에 저장된 상기 1차원 영상 데이터의 주소인 읽기 주소와 상기 1차원 영상 데이터가 2차원으로 저장될 주소인 쓰기 주소를 계산하는 단계와,
    상기 저장장치의 상기 계산된 읽기 주소로부터 상기 1차원 영상 데이터를 독출하고 상기 독출된 1차원 영상 데이터를 상기 저장장치의 상기 쓰기 주소로 제공하는 DMA(Direct Memory Access) 전송 단계를 포함하고,
    상기 2차원 변환 명령은 상기 1차원 영상데이터에 대한 초기 읽기 주소, 상기 2차원 영상 데이터에 대한 초기 쓰기 주소 및 원 영상 사이즈 정보를 포함하고,
    상기 읽기 주소와 상기 쓰기 주소를 계산하는 단계에서, 상기 초기 읽기 주소와 상기 원 영상 사이즈 정보에 근거하여 상기 읽기 주소가 계산되고, 상기 초기 쓰기 주소와 상기 원 영상 사이즈 정보에 근거하여 상기 쓰기 주소가 계산되고,
    상기 DMA(Direct Memory Access) 전송 단계에서, DMA(Direct Memory Access) 입출력부에 의해, 상기 저장장치의 상기 읽기 주소로부터 상기 1차원 영상 데이터가 독출되고, 상기 DMA(Direct Memory Access) 입출력부에 의해, 상기 독출된 1차원 영상 데이터가 상기 저장장치의 상기 쓰기 주소로 제공되는 2차원 영상 변환 방법.
  7. 삭제
  8. 제6항에 있어서,
    상기 DMA(Direct Memory Access) 전송 단계에서, 상기 독출된 영상 데이터는 일시적으로 버퍼링되고, 상기 버퍼링된 영상 데이터가 상기 DMA(Direct Memory Access) 입출력부에 의해 상기 저장장치의 상기 쓰기 주소로 제공되는 것을 특징으로 하는 2차원 영상 변환 방법.
  9. 제6항에 있어서,
    상기 DMA(Direct Memory Access) 전송단계는,
    DMA(Direct Memory Access) 읽기 모드로 설정하는 단계와,
    상기 DMA(Direct Memory Access) 입출력부에 의해 독출된 상기 1차원 영상 데이터를 일시적으로 레지스터 버퍼에 버퍼링하는 단계와,
    DMA(Direct Memory Access) 쓰기모드로 설정하는 단계와,
    상기 레지스터 버퍼에 버퍼링된 영상 데이터를 쓰기 버퍼에 버퍼링하는 단계와,
    상기 쓰기 버퍼에 버퍼링된 영상 데이터를, 상기 DMA(Direct Memory Access) 입출력부에 의해 상기 저장장치의 상기 쓰기 주소로 제공하는 단계와,
    다시 DMA(Direct Memory Access) 읽기 모드로 설정하는 단계를 포함하는 것을 특징으로 하는 2차원 영상 변환 방법.
  10. 제9항에 있어서,
    상기 DMA(Direct Memory Access) 전송 단계가 끝나면 상기 CPU(Central Processor Unit)로 상기 영상 데이터에 대한 2차원 변환이 종료되었음을 알려주는 단계를 더 포함하는 것을 특징으로 하는 2차원 영상 변환 방법.
KR1020070065007A 2007-06-29 2007-06-29 2차원 영상데이터 변환 장치 및 방법 KR100915308B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070065007A KR100915308B1 (ko) 2007-06-29 2007-06-29 2차원 영상데이터 변환 장치 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070065007A KR100915308B1 (ko) 2007-06-29 2007-06-29 2차원 영상데이터 변환 장치 및 방법

Publications (2)

Publication Number Publication Date
KR20090000997A KR20090000997A (ko) 2009-01-08
KR100915308B1 true KR100915308B1 (ko) 2009-09-03

Family

ID=40484123

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070065007A KR100915308B1 (ko) 2007-06-29 2007-06-29 2차원 영상데이터 변환 장치 및 방법

Country Status (1)

Country Link
KR (1) KR100915308B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002116748A (ja) * 2000-10-05 2002-04-19 Yamaha Corp 画像データ処理装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002116748A (ja) * 2000-10-05 2002-04-19 Yamaha Corp 画像データ処理装置

Also Published As

Publication number Publication date
KR20090000997A (ko) 2009-01-08

Similar Documents

Publication Publication Date Title
US20190073132A1 (en) Method and system for active persistent storage via a memory bus
KR100708128B1 (ko) 낸드 플래시 메모리 제어 장치 및 방법
US8239724B2 (en) Error correction for a data storage device
US20220019365A1 (en) Apparatus, system and method for offloading data transfer operations between source and destination storage devices to a hardware accelerator
US10303366B2 (en) Data storage device that divides and processes a command and data processing system including the same
US20070067508A1 (en) Streaming data interface device and method for automatic generation thereof
US20190272099A1 (en) Data Operating Method, Device, and System
CN112199040B (zh) 存储访问方法及智能处理装置
KR102429903B1 (ko) 비휘발성 메인 메모리 시스템의 페이지 폴트 처리 방법
JP2008041098A (ja) メモリーカード及び該データ格納方法
CN108604211B (zh) 用于片上系统中的多区块数据事务的系统和方法
CN111767986A (zh) 一种基于神经网络的运算方法及装置
TW202205095A (zh) 資料儲存裝置與資料處理方法
JP6523707B2 (ja) ラップ読出しから連続読出しを行うメモリサブシステム
US10705993B2 (en) Programming and controlling compute units in an integrated circuit
US11537328B2 (en) Method and apparatus for executing host commands
US10866858B2 (en) Memory systems having reduced memory channel traffic and methods for operating the same
CN102542525B (zh) 一种信息处理设备以及信息处理方法
KR100915308B1 (ko) 2차원 영상데이터 변환 장치 및 방법
US20180349062A1 (en) Method and apparatus for en route translation in solid state graphics systems
WO2019114044A1 (zh) 图像处理方法、装置、电子设备及计算机可读存储介质
CN112214444A (zh) 一种核间通信方法、arm、dsp及终端
JP2007140858A (ja) メモリアクセス方法及びメモリアクセス装置
TWI760262B (zh) 資料儲存裝置與資料處理方法
CN118057343A (zh) 数据传输装置和方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120710

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20130722

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140730

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150803

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160801

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170801

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20190801

Year of fee payment: 11