JPS6260238A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JPS6260238A
JPS6260238A JP19914285A JP19914285A JPS6260238A JP S6260238 A JPS6260238 A JP S6260238A JP 19914285 A JP19914285 A JP 19914285A JP 19914285 A JP19914285 A JP 19914285A JP S6260238 A JPS6260238 A JP S6260238A
Authority
JP
Japan
Prior art keywords
film
oxide film
polycrystalline silicon
semiconductor device
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP19914285A
Other languages
English (en)
Inventor
Makio Goto
後藤　万喜雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP19914285A priority Critical patent/JPS6260238A/ja
Publication of JPS6260238A publication Critical patent/JPS6260238A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Local Oxidation Of Silicon (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の二層ポリシリコンの層間絶縁の方
法及びその製造方法に関する。
〔発明の概要〕
本発明は半導体装置の二層ポリシリコン膜の層間絶縁膜
に窒化膜を用いることにより、その層間絶縁耐圧を向上
したものである。
〔従来の技術〕
従来の半導体装置の二層ポリシリコンの層間絶縁の方法
は第３図に示すように、ゲート酸化膜と同時に形成され
る熱酸化膜であった。
〔発明が解決しようとする問題点及び目的〕しかし、前
述の従来技術では素子の微細化に伴うゲート酸化膜の薄
膜化により二層ポリシリコンの層間絶縁膜も薄くなり、
その層間絶縁耐圧が劣化するという問題点を有する。そ
こで、本発明はこのような問題点を解決するもので、そ
の目的とするところは、耐圧のよい層間絶縁構造及びそ
の製造方法を提供するところにある。
〔問題点を解決するための手段〕
本発明の半導体装置は、２層多結晶シリコンの層間絶縁
膜がＯｖＤ酸化膜、熱酸化膜、窒化膜から成ることを特
徴とする。
〔作　用〕
本発明の上記の構成によればゲート酸化膜の厚さにかか
わらず層間絶縁膜が形成できるため、ゲート膜薄膜化に
伴う耐圧劣化はみられない。
〔実施例〕
第１図は本発明の実施例における半導体装置の断面図で
第１層多結晶シリコン１０４と第２層多結晶シリコン１
１０はＣＶＤ酸化膜１０５、熱酸化膜１０６、窒化膜１
０８により絶縁される。
第２図は本発明の実施例における半導体装置の製造方法
を表わす断面図であり第２図（ａ）〜（＃）を参照しな
がら詳細に説明する。
工程１：第２図（、） Ｐ型シリコン単結晶基板２０１の一生表面上に公知の選
択酸化法を用いて厚さが７０００〜１５０００Ｘの素子
間分離用シリコン酸化膜２０２を形成し、さらに活性領
域となる部分に厚さが５０〜３００Ｘの第１の酸化膜２
０６を熱酸化法で形成する。そのＣＶＤ法を用いて第１
の多結晶シリコン膜１０４を１５００〜２５０ＯＡ形成
し、その−トにＣＶＤ法を用いて、第２の酸化膜１０５
を１５００〜２５００Ｘ形成する。
工程２：第２図（ｂ） 写真食刻法を用いて不要な部分の第２の酸化膜２０５を
エツチングし、第２の酸化膜２０５をマスクに第１の多
結晶シリコン膜２０４をエツチングする。
工程３Ｉ第２図（６） 第１の多結晶シリコン膜の側壁に第３の酸化膜２０６を
形成した後、ＯｖＤ法を用いて窒化膜２０７を４０００
〜６０００Ｘ形成する。
工程４：第２図（ｄ） 工程６で形成した窒化膜２０７をリアクティブイオンで
全面エツチングし窒化膜サイドウオール２０８を形成し
、該サイドウオール２０８をマスクに第１の酸化膜２０
３をエツチングし一部除去する。
■程５Ｉ第２図（−） 露出した基板２０１上に第４の酸化膜であるゲート酸化
膜２０９を２５０〜３５０に形成し、その上に第２の多
結晶シリコン膜２１０を２０００〜４０００Ｘ形成し、
写真食刻法を用いて不要部分の第２の多結晶シリコン２
１０を除失し、第２の多結晶シリコンによるゲート電極
を得る。
〔発明の効果〕
以上述べたように本発明によればゲート酸化膜と層間絶
縁膜を同時に形成する必要がなく、さらに厚い窒化膜を
含むため、ポリシリコン二層の層間絶縁耐圧が向上する
という効果を有する。
【図面の簡単な説明】
第１図は本発明の半導体装置の断面図。 第２図（ａ）〜（、）は本発明の半導体装置の工程を表
わす断面図。 第３図は従来の半導体装置の断面図。 １０１．２０１．３０１・・・Ｐ型半導体基板１０２．
２０２，３０２・・・素子間分離用酸化膜１０３．２０
３，３０３・・・第１の酸化膜１０４．２０４，５０４
・・・第１の多結晶シリコン膜１０５．２０５，３０５
・・・第２の酸化膜１０６，２０６・・・第３の酸化膜 ２０７・・・窒化膜 １０８．２０８・・・窒化膜サイドウオール１０９．２
０９，５０９・・・ゲート酸化膜１１０．２１０，３１
０・・・第２の多結晶シリコン模似　　上

Claims (5)

    【特許請求の範囲】
  1. （１）２層多結晶シリコン構造を有する半導体装置にお
    いて、その層間絶縁膜がＣＶＤ酸化膜、熱酸化膜、窒化
    膜の３層から成ることを特徴とする半導体装置。
  2. （２）一導電形の半導体基板上に第１の酸化膜を形成し
    、前記第１の酸化膜上に不純物をドープした第１の多結
    晶シリコン膜を形成する工程と、前記第１の多結晶シリ
    コン膜上に第２の酸化膜を形成する工程と、前記第２の
    酸化膜及び前記第１の多結晶シリコン膜を選択的に食刻
    除去する工程と、前記第１の多結晶シリコン膜の露出し
    た側壁部に第３の酸化膜を形成する工程と、前記第１、
    第２、第３の酸化膜上に絶縁膜を形成する工程と、前記
    絶縁膜を選択的に食刻除去する工程と、前記第１の酸化
    膜の一部を選択的に除去し、前記半導体基板の一部の表
    面を露出する工程と、熱酸化処理を施して前記表面が露
    出する半導体基板に第４の酸化膜を形成する工程と、前
    記第１の酸化膜、第４の酸化膜及び絶縁膜上に不純物を
    ドープした第２の多結晶シリコン膜を形成する工程とを
    有する半導体装置の製造方法。
  3. （３）前記第１、第２の多結晶シリコンにドープする不
    純物としてはリンを用いる特許請求の範囲第２項記載の
    半導体装置の製造方法。
  4. （４）前記第２の酸化膜はＣＶＤ法で形成することを特
    徴とする特許請求の範囲第２項記載の半導体装置の製造
    方法。
  5. （５）前記絶縁膜はＣＶＤで形成された窒化膜を用いる
    ことを特徴とする特許請求の範囲第２項記載の半導体装
    置の製造方法。
JP19914285A 1985-09-09 1985-09-09 半導体装置及びその製造方法 Pending JPS6260238A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19914285A JPS6260238A (ja) 1985-09-09 1985-09-09 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19914285A JPS6260238A (ja) 1985-09-09 1985-09-09 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JPS6260238A true JPS6260238A (ja) 1987-03-16

Family

ID=16402844

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19914285A Pending JPS6260238A (ja) 1985-09-09 1985-09-09 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JPS6260238A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63258043A (ja) * 1987-04-15 1988-10-25 Nec Corp 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63258043A (ja) * 1987-04-15 1988-10-25 Nec Corp 半導体装置の製造方法

Similar Documents

Publication Publication Date Title
JP2004186557A (ja) 半導体装置の製造方法
JPH05206451A (ja) Ｍｏｓｆｅｔおよびその製造方法
JP2002076113A (ja) 半導体装置およびその製造方法
JPS6260238A (ja) 半導体装置及びその製造方法
JPH0254960A (ja) 半導体装置の製造方法
JPH08195436A (ja) 半導体素子のコンタクトホール形成方法
JPH0368170A (ja) 薄膜半導体素子の製造方法
JPH0230147A (ja) 薄膜トランジスタ及びその製造方法
JPS6178138A (ja) 半導体装置の製造方法
JPH0265274A (ja) 薄膜トランジスタ
JPS63168034A (ja) 半導体装置の多層ゲ−ト電極の形成方法
JPH01214064A (ja) 絶縁ゲート電界効果トランジスタおよびその製造方法
JPS63116466A (ja) 電荷結合デバイスの電極形成方法
JPS6260239A (ja) 半導体装置の製造方法
JPS63197365A (ja) 半導体装置の製造方法
JP3194303B2 (ja) 半導体装置
JPS6278853A (ja) 半導体装置の製造方法
JPS62206873A (ja) 半導体装置の製造方法
JPS5885529A (ja) 半導体装置の製造方法
JPS63133574A (ja) Ｍｏｓ型半導体装置の製造方法
JPH02216848A (ja) 半導体装置およびその製造方法
JPH023245A (ja) 半導体装置の製造方法
JPS61174742A (ja) 半導体装置の製造方法
JPH01154535A (ja) 半導体装置の製造方法
JPH0218940A (ja) 半導体装置の製造方法