JPS6260239A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS6260239A
JPS6260239A JP19914485A JP19914485A JPS6260239A JP S6260239 A JPS6260239 A JP S6260239A JP 19914485 A JP19914485 A JP 19914485A JP 19914485 A JP19914485 A JP 19914485A JP S6260239 A JPS6260239 A JP S6260239A
Authority
JP
Japan
Prior art keywords
film
oxide film
polycrystalline silicon
forming
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP19914485A
Other languages
English (en)
Inventor
Makio Goto
後藤 万喜雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP19914485A priority Critical patent/JPS6260239A/ja
Publication of JPS6260239A publication Critical patent/JPS6260239A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Local Oxidation Of Silicon (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は二層多結晶シリコンを有する半導体装置の製造
方法、特に多結晶シリコンの層間絶縁方法に関する。
〔発明の概要〕
本発明は二層多結晶シリコンを有する半導体装置の層間
絶縁膜に窒化膜及び酸化膜サイドウオールを形成して、
その層間絶縁耐圧を向上したものである。
〔従来の技術〕
従来の半導体装置の二層多結晶シリコンの層間絶縁方法
は第2図に示したように、ゲート酸化膜と同時に第1の
多結晶シリコン上に酸化膜を形成する、いわゆる5Et
LOOO8法が用いられてきた。
〔発明が解決しようとする問題点及び目的〕しかし、前
述の従来技術では素子の微細化に伴い、ゲート酸化膜は
薄膜化し、そのため多結晶シリコン間の層間絶縁膜も薄
膜化するため、その層間絶縁耐圧も劣化するという問題
点を有する。そこで、本発明はこのような問題点を解決
するもので、その目的とするところは、耐圧のよい層間
絶縁膜を形成する方法を提供するところにある。
〔問題点を解決するための手段〕
本発明の半導体装置の製造方法は、−導電型の半導体基
板上に第1の酸化膜を形成した後に不純物を含んだ第1
の多結晶シリコン膜上に第2の酸化膜を形成する工程と
、第2の酸化膜及び第1の多結晶シリコン膜を選択的に
食刻除去する工程と第1の多結晶シリコン膜の側壁に第
3の酸化膜を形成する工程と、窒化膜を形成する工程と
、該窒化股上に第4の酸化膜を形成する工程と、第4の
酸化膜を食刻し一部を選択除去する工程と、前記窒化膜
の一部を食刻除去する工程と、前記第1の酸化膜の一部
を食刻除去する工程と、露出した半導体基板を熱処理す
ることにより第4の酸化膜を形成する工程と、不純物を
含んだ第2の多結晶シリコン膜を形成する工程とを具備
したことを特徴とする。
〔実施例〕
以下実施例について第1図(α)〜(f)を参照しなが
ら詳細に説明する。
工程1蓄第1図(α) P型シリコン単結晶基板101の一主表面上に公知の選
択酸化法を用いて厚さが7000〜150ooXの素子
間分離用シリコン酸化膜102を形成し、さらに活性領
域となる部分に厚さが50X〜300Xの第1の酸化膜
103を熱酸化方法で形成する。その後化学的気相成長
法を用いて第1の多結晶シリコン膜104を1500〜
2500又形成しく、)天の上に化学的気相成長法を用
いて、第2の酸化膜105を1500〜2500又形成
する。
1稈2!第1図<b> 写真食刻法を用いて不要な部分の第2の酸化膜105を
エツチングし、第2の酸化膜105をマスクに第1の多
結晶シリコン膜104をエツチングする。
工程38第1図(C) 第1の多結晶シリコン膜の側壁に第3の酸化膜106を
形成した後、化学的気相成長法を用いて、窒化膜107
を200〜600X形成する。
工程4:第1図(d) 工程3で形成した窒化膜107上に化学的気相成長法で
菌4の酸化膜10Bを4000〜6000又形成し、リ
アクティブイオンエッチで全面エツチングすることによ
り酸化膜サイドウオール109を形成する。
工程5:第1図(−) 工程4で形成したサイドウオール109をマスクに窒化
膜106を熱リン酸を用いて除去し、さらに露出した第
1の酸化膜105を除去する。
工程6S第1図(1) 露出した基板101上に第5の酸化膜であるゲート酸化
膜110を形成し、その上に第2の多結晶シリコン膜1
11を2000〜4000に形成し、写真食刻法を用い
て不要部分の第2の多結晶シリコン膜111を除去し、
第2の多結晶シリコンによるゲート電極を得る。
〔発明の効果〕
以上述べたように発明によれば、ゲート酸化膜と多結晶
シリコンの層間絶縁膜を同時に形成する必要がなく、さ
らに厚い酸化膜サイドウオールを含むため多結晶シリコ
ンの層間絶縁耐圧が向上するという効果を有する。
【図面の簡単な説明】
第1図(α)〜(1)は本発明の半導体装置の工程を表
わす断面図。 第2図(α)、(b)は従来の半導体装置の工程を表わ
す断面図。 101.201・・・・・・P型シリコン基板102.
202・・・・・・素子間分離用酸化膜103・・・・
・・第1の酸化膜 104.204・・1・・第1の多結晶シリコン膜10
5・・・・・・第2の酸化膜 106・・・・・・第5の酸化膜 107・・・・・・窒化膜 108・・・・・・第4の酸化膜 109・・・・・・酸化膜サイドウオール110.21
0・・・・・・ゲート酸化膜111.211・・・・・
・第2の多結晶シリコン酸化膜 以  上 WE1図 (e) (f) キL梼−娯刊、L社1石り寸断命菌 第1図 (α) (b) 枕来い半4体辰舌の1羅に表ゎ寸断曲(2)第2図

Claims (1)

    【特許請求の範囲】
  1. 一導電型の半導体基板上に第1の酸化膜を形成した後に
    不純物を含んだ第1の多結晶シリコン膜を形成する工程
    と、前記第1の多結晶シリコン膜上に第2の酸化膜を形
    成する工程と、前記第2の酸化膜及び第1の多結晶シリ
    コン膜を選択的に食刻除去する工程と、前記第1の多結
    晶シリコン膜側壁に第3の酸化膜を形成する工程と、前
    記第1、第2、第3の酸化膜上に窒化膜を形成する工程
    と、前記窒化膜上に第4の酸化膜を形成する工程と、前
    記第4の酸化膜を食刻し一部を選択除去する工程と、前
    記窒化膜の一部を食刻除去する工程と、前記第1の酸化
    膜の一部を食刻除去する工程と、露出した前記半導体基
    板を熱処理することにより第5の酸化膜を形成する工程
    と、不純物を含んだ第2の多結晶シリコン膜を形成する
    工程とを具備したことを特徴とする半導体装置の製造方
    法。
JP19914485A 1985-09-09 1985-09-09 半導体装置の製造方法 Pending JPS6260239A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19914485A JPS6260239A (ja) 1985-09-09 1985-09-09 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19914485A JPS6260239A (ja) 1985-09-09 1985-09-09 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS6260239A true JPS6260239A (ja) 1987-03-16

Family

ID=16402878

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19914485A Pending JPS6260239A (ja) 1985-09-09 1985-09-09 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS6260239A (ja)

Similar Documents

Publication Publication Date Title
JPS6281764A (ja) 炭化シリコン電界効果トランジスタの製造方法
JPH02102557A (ja) 半導体装置の製造方法
JPH04102317A (ja) 半導体装置の製造方法
JPH03286536A (ja) 半導体装置およびその製造方法
JPS63257231A (ja) 半導体装置の製造方法
JPS6260239A (ja) 半導体装置の製造方法
JPH02271674A (ja) 半導体装置
JPS60219759A (ja) 半導体集積回路装置の製造方法
JPS6178138A (ja) 半導体装置の製造方法
JPH02260564A (ja) 半導体装置及びその製造方法
JPH0298939A (ja) 半導体装置の製造方法
JPS6260238A (ja) 半導体装置及びその製造方法
JPS59195859A (ja) 半導体装置の製造方法
JPS61133666A (ja) 半導体装置の製造方法
JPS61247073A (ja) 半導体装置の製造方法
JPS63197365A (ja) 半導体装置の製造方法
JPS6018935A (ja) 半導体装置の製造方法
KR19980058438A (ko) 반도체 소자의 실리사이드 형성 방법
JPS62206873A (ja) 半導体装置の製造方法
JPS5885529A (ja) 半導体装置の製造方法
JPS6248045A (ja) 半導体装置の製造方法
JPH01110772A (ja) 半導体装置の製造方法
JPS5968950A (ja) 半導体装置の製造方法
JPH07106556A (ja) 半導体装置の製造方法
JPH04106982A (ja) 半導体装置の製造方法