JPS625666A - ガリウム砒素シヨツトキ−障壁接合ゲ−ト型電界効果トランジスタの製造方法 - Google Patents
ガリウム砒素シヨツトキ−障壁接合ゲ−ト型電界効果トランジスタの製造方法Info
- Publication number
- JPS625666A JPS625666A JP14504785A JP14504785A JPS625666A JP S625666 A JPS625666 A JP S625666A JP 14504785 A JP14504785 A JP 14504785A JP 14504785 A JP14504785 A JP 14504785A JP S625666 A JPS625666 A JP S625666A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- layer
- gallium arsenide
- melting point
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はガリウム砒素ン、ットキー障壁接合デート型電
界効果トランジスタの製造方法に関する。
界効果トランジスタの製造方法に関する。
ＧａＡｇを基板として用いたＧａＡｓ集積回路はシリコ
ンを基板として用いたｓｉ集積回路よシ高速動作が可能
であシ、現在精力的に開発が進められているが、その基
本素子であるＧａＡｓショットキー障壁接合ゲート型電
界効果トランジスタ（以後ＱａＡｓＭＥＳＦＥＴと記す
）の性能が、ＧａＡｓ集積回路の性能に大きな影響を与
える。そのため、このＧａＡａ ＭＥＳＦＥＴの性能向
上の念めに、これまでに多くの素子構造及びその製造方
法が提案されている。
ンを基板として用いたｓｉ集積回路よシ高速動作が可能
であシ、現在精力的に開発が進められているが、その基
本素子であるＧａＡｓショットキー障壁接合ゲート型電
界効果トランジスタ（以後ＱａＡｓＭＥＳＦＥＴと記す
）の性能が、ＧａＡｓ集積回路の性能に大きな影響を与
える。そのため、このＧａＡａ ＭＥＳＦＥＴの性能向
上の念めに、これまでに多くの素子構造及びその製造方
法が提案されている。
第２図は、従来のＧａＡｓ ＭＥＳＦＥＴの製造方法の
一例を工程順に示した断面図である。第２図（、）にお
いて、２１は半絶縁性ＧａＡａ基板、２２は例えばキャ
リア密度ｌＸ１０ｃｒｎ 、厚さ０．１μｍのｎ型Ｇａ
Ａｓ動作層、２３はこのｎ型ＧａＡｍ動作層とショット
キー接合を形成する高融点金属（例えばタングステン）
のシリサイドである。まず、この高融点金属のシリサイ
ド２３及びｎ型ＧａＡｓ動作層２２を被うように全面に
絶縁膜（例えば５ＩＯ２）２４を被着する。次に、第２
図（Ｃ）に示すように、高融点金属のシリサイド２３の
上面及び側面に被着されたＳｉＯ□及びｎ型ＧａＡｓ動
作Ｎ２２上に被着されたＳｌＯ□のうち除去すべき領域
の５ＩＯ２の表面を開口部りとしたホトレジスト２５を
設ける。次に、このホトレジスト２５をマスクとして開
口部りの絶縁膜２４を例えばＣＦ４ガスを用いたりアク
ティブイオンエッチングニヨシ異方性エツチングし、第
２図（ｄ）に示すように、高融点金属のシリサイド２３
の側面の部分の絶縁膜２６とホトレジスト２５によって
被れた部分の絶縁膜２７を残存させる。次に、ホトレジ
スト２５を除去した後、高融点金属のシリサイド２３及
び絶縁膜２６及び絶縁膜２７をマスクとしてｎ型ＧａＡ
ｓ動作層２２の表面に、高濃度（例えばキャリア密度３
×１０１８ｆｆｉ−５）のｎ型ＧａＡ＋ｓ ／１ＩＩ２
８を、 ＭＯＣ司法を用いて選択的にエピタキシャル成
長させる。次に、高濃度ｎ型ＧａＡ＠Ｒ１２８の上にＡ
ｕＧｅハ１層２９全２９のリフトオフ法により設けた後
、ＡｕＧａハ１漕２９全２９化し、オーム性電極を形成
する。
一例を工程順に示した断面図である。第２図（、）にお
いて、２１は半絶縁性ＧａＡａ基板、２２は例えばキャ
リア密度ｌＸ１０ｃｒｎ 、厚さ０．１μｍのｎ型Ｇａ
Ａｓ動作層、２３はこのｎ型ＧａＡｍ動作層とショット
キー接合を形成する高融点金属（例えばタングステン）
のシリサイドである。まず、この高融点金属のシリサイ
ド２３及びｎ型ＧａＡｓ動作層２２を被うように全面に
絶縁膜（例えば５ＩＯ２）２４を被着する。次に、第２
図（Ｃ）に示すように、高融点金属のシリサイド２３の
上面及び側面に被着されたＳｉＯ□及びｎ型ＧａＡｓ動
作Ｎ２２上に被着されたＳｌＯ□のうち除去すべき領域
の５ＩＯ２の表面を開口部りとしたホトレジスト２５を
設ける。次に、このホトレジスト２５をマスクとして開
口部りの絶縁膜２４を例えばＣＦ４ガスを用いたりアク
ティブイオンエッチングニヨシ異方性エツチングし、第
２図（ｄ）に示すように、高融点金属のシリサイド２３
の側面の部分の絶縁膜２６とホトレジスト２５によって
被れた部分の絶縁膜２７を残存させる。次に、ホトレジ
スト２５を除去した後、高融点金属のシリサイド２３及
び絶縁膜２６及び絶縁膜２７をマスクとしてｎ型ＧａＡ
ｓ動作層２２の表面に、高濃度（例えばキャリア密度３
×１０１８ｆｆｉ−５）のｎ型ＧａＡ＋ｓ ／１ＩＩ２
８を、 ＭＯＣ司法を用いて選択的にエピタキシャル成
長させる。次に、高濃度ｎ型ＧａＡ＠Ｒ１２８の上にＡ
ｕＧｅハ１層２９全２９のリフトオフ法により設けた後
、ＡｕＧａハ１漕２９全２９化し、オーム性電極を形成
する。
このようにして形成したＧａＡｓ ＭＥＳＦＥＴは、高
濃度ｎ型ＧａＡａ層２８ヲ高融点金属のシリサイド２３
に対して、絶縁膜２６の幅で制御される距離だけ離して
、自己整合的に形成することができるため、相互コンダ
クタンスが大きく、かつ、耐圧が大きいという利点があ
る。
濃度ｎ型ＧａＡａ層２８ヲ高融点金属のシリサイド２３
に対して、絶縁膜２６の幅で制御される距離だけ離して
、自己整合的に形成することができるため、相互コンダ
クタンスが大きく、かつ、耐圧が大きいという利点があ
る。
しかしながら、この製法によれば、相互コンダクタンス
を大きくするために絶縁膜２６の＠を小さくしようとす
ると、絶縁膜２７の厚さも薄くなシ、絶縁膜２７上に多
結晶粒が析出してしまうため、外観が悪く、また信頼性
も劣るという欠点があった。
を大きくするために絶縁膜２６の＠を小さくしようとす
ると、絶縁膜２７の厚さも薄くなシ、絶縁膜２７上に多
結晶粒が析出してしまうため、外観が悪く、また信頼性
も劣るという欠点があった。
本発明の目的は、上記従来の欠点を除去し、相互コンダ
クタンスが大きく、かつ、外観が良く。
クタンスが大きく、かつ、外観が良く。
高信頼性の商品価値の大きいガリウム砒素ショットキー
障壁接合ｆ−）型電界効果トランジスタの製造方法を提
供することにある。
障壁接合ｆ−）型電界効果トランジスタの製造方法を提
供することにある。
すなわち、本発明は、半絶縁性ガリウム砒素基板上に設
けられたｎ型ガリウム砒素動作表面に、ショットキー障
壁接合ゲートとして高融照会ＪＡあるいは高融点金属の
化合物あるいはこれらのシリサイド層を設けた後、全面
に第１の絶縁膜を被着する工程と、少なくとも前記高融
点金属あるいは高融点金属の化合物あるいはこれらのシ
リサイド層の上面及び側面に被着された第１の絶縁膜の
表面が露出するように開口部が設けられたホトレジスト
層を設ける工程と、このホトレジスト’ｔマスクとじて
等方性のエツチングによシ前記開ロ部の第１の絶縁膜を
エツチング除去する工程と、前記ホトレジストを除去す
る工程と、全面に第２の絶縁膜を被着する工程と、この
第２の絶縁膜を異方性のドライエツチングによりエツチ
ングし、前記高融点金属あるいは高融点金属の化合物あ
るいはこれらのシリサイド層の側面にこの第２の絶縁膜
を残存させる工程と、これら高融点金属あるいは高融点
金属の化合物あるいは高融点金属のシリサイド層及び第
１の絶縁膜及び第２の絶縁膜をマスクとして、前記ｎ型
ガリウム砒素動作層表面上に高濃度ｎ型ガリウム砒素層
を選択的にエピタキシャル成長させる工程とを行うこと
を特徴とするガリウム砒素ショットキー障壁接合デート
型電界効果トランジスタの製造方法である。
けられたｎ型ガリウム砒素動作表面に、ショットキー障
壁接合ゲートとして高融照会ＪＡあるいは高融点金属の
化合物あるいはこれらのシリサイド層を設けた後、全面
に第１の絶縁膜を被着する工程と、少なくとも前記高融
点金属あるいは高融点金属の化合物あるいはこれらのシ
リサイド層の上面及び側面に被着された第１の絶縁膜の
表面が露出するように開口部が設けられたホトレジスト
層を設ける工程と、このホトレジスト’ｔマスクとじて
等方性のエツチングによシ前記開ロ部の第１の絶縁膜を
エツチング除去する工程と、前記ホトレジストを除去す
る工程と、全面に第２の絶縁膜を被着する工程と、この
第２の絶縁膜を異方性のドライエツチングによりエツチ
ングし、前記高融点金属あるいは高融点金属の化合物あ
るいはこれらのシリサイド層の側面にこの第２の絶縁膜
を残存させる工程と、これら高融点金属あるいは高融点
金属の化合物あるいは高融点金属のシリサイド層及び第
１の絶縁膜及び第２の絶縁膜をマスクとして、前記ｎ型
ガリウム砒素動作層表面上に高濃度ｎ型ガリウム砒素層
を選択的にエピタキシャル成長させる工程とを行うこと
を特徴とするガリウム砒素ショットキー障壁接合デート
型電界効果トランジスタの製造方法である。
以下、図面に従って本発明の詳細な説明する。
第１図は本発明の一実施例を説明するための工程順に示
した断面図である。
した断面図である。
第１図（、）において、１１は本絶縁性ＧａＡｇ基板、
ｌ２は例えばキャリア密度ｌＸｌ０ ｃｍ 、厚さ０
．１μｍのｎ型ＧａＡｓ動作層、１３はこのｎ型ＧａＡ
ｓ動作層とショットキー接合を形成する例えば厚さ５０
００Ｘの高融点金属（例えばタングステン）のシリサイ
ドである。まず、これらｎ型ＧａＡ ｓ動作層１２及び
高融点金属のシリサイド層１３上に１例えば厚さ４００
０Ｘの第１の絶縁膜（例えば５１０２膜） １４を被着
し、さらに第１図（ｂ）に示すように、高融点金属のシ
リサイドＮ１３の上面及び側面に被着されたＳｉＯ２な
らびにｎ型ＧａＡｓ動作層１２上に被着された５ＩＯ２
のうち除去すべき領域のＳｌＯ□の表面に開口部を設け
たホトレジスト１５を設ける。次に、ホトレジスト１５
をマスクとして５ＩＯ２膜１４を等方性のエツチングで
除去する。この等方性のエツチングとしては、例えばバ
ッフアートフッ酸を用い九化学エツチングを用いること
ができる。次に、ホトレジスト１５を有機溶剤で除去す
る（第１図（Ｃ））。次に、第１図（ｄ）に示すように
全面に、例えば厚さ１００ＯＸの第２の絶縁膜（例えば
５１０２膜）１６を被着する。次に、この８１０□膜１
６を、例えばＣＦ４ガスを用いたりアクティブイオンエ
ツチングによシ異方性エツチングし、高融点金属のシリ
サイド層１３の側面に８１０□膜１７を残存させる（第
１図（ｅ））。この時、５１０２膜１７の幅は約１００
０１．５ｉｎ２膜１４の厚さは４０００Ｘとなシ、Ｓｔ
Ｏ膜１４の厚さを５１０２膜１７の幅よシも厚くするこ
とができる。次に、高融点金属のシリサイド層１３及び
５ｉ０２ 膜１４ 及Ｕ ５ＩＯ２＆ １７ ｔ−ｒ、
にクトＩ。
ｌ２は例えばキャリア密度ｌＸｌ０ ｃｍ 、厚さ０
．１μｍのｎ型ＧａＡｓ動作層、１３はこのｎ型ＧａＡ
ｓ動作層とショットキー接合を形成する例えば厚さ５０
００Ｘの高融点金属（例えばタングステン）のシリサイ
ドである。まず、これらｎ型ＧａＡ ｓ動作層１２及び
高融点金属のシリサイド層１３上に１例えば厚さ４００
０Ｘの第１の絶縁膜（例えば５１０２膜） １４を被着
し、さらに第１図（ｂ）に示すように、高融点金属のシ
リサイドＮ１３の上面及び側面に被着されたＳｉＯ２な
らびにｎ型ＧａＡｓ動作層１２上に被着された５ＩＯ２
のうち除去すべき領域のＳｌＯ□の表面に開口部を設け
たホトレジスト１５を設ける。次に、ホトレジスト１５
をマスクとして５ＩＯ２膜１４を等方性のエツチングで
除去する。この等方性のエツチングとしては、例えばバ
ッフアートフッ酸を用い九化学エツチングを用いること
ができる。次に、ホトレジスト１５を有機溶剤で除去す
る（第１図（Ｃ））。次に、第１図（ｄ）に示すように
全面に、例えば厚さ１００ＯＸの第２の絶縁膜（例えば
５１０２膜）１６を被着する。次に、この８１０□膜１
６を、例えばＣＦ４ガスを用いたりアクティブイオンエ
ツチングによシ異方性エツチングし、高融点金属のシリ
サイド層１３の側面に８１０□膜１７を残存させる（第
１図（ｅ））。この時、５１０２膜１７の幅は約１００
０１．５ｉｎ２膜１４の厚さは４０００Ｘとなシ、Ｓｔ
Ｏ膜１４の厚さを５１０２膜１７の幅よシも厚くするこ
とができる。次に、高融点金属のシリサイド層１３及び
５ｉ０２ 膜１４ 及Ｕ ５ＩＯ２＆ １７ ｔ−ｒ、
にクトＩ。
てｎ型ＧａＡａ動作ｒａ表面に例えばキャリア密度３Ｘ
１０ ”ｃｍ−３、厚さ２０００Ｘの高濃度ｎ型ＧａＡ
ｇ層１８１Ｍ０ＣＶＤ法を用いて選択的にエピタキシャ
ル成長させ、さらに、高濃度ｎ型ＧａＡａ層１８上にＡ
ｕＧｅ／ＩＮ１層１９を通常のホトレジストを用層比リ
フトオフ法によシ設は念後Ａｕｒａハ１層１９を合金化
しオーム性電極を形成する。このようにして形成したＧ
ａＡｍＭＥＳＦＥＴは、高濃度ｎ型ＧａＡｓ １１１８
が高融点金属の７リサイド１３から１０００１しか離れ
ていないために、大きな相互コンダクタンス（例えばゲ
ート長が１μｍの場合、ｒ−ト＠１籠当シの相互コンダ
クタンスが２３０ｍ５ ）が得られ念。また、Ｓｉｎ□
［１４が４０００又と厚いため、５Ｉ０２膜１４上には
、多結晶粒がほとんど析出しなかった。
１０ ”ｃｍ−３、厚さ２０００Ｘの高濃度ｎ型ＧａＡ
ｇ層１８１Ｍ０ＣＶＤ法を用いて選択的にエピタキシャ
ル成長させ、さらに、高濃度ｎ型ＧａＡａ層１８上にＡ
ｕＧｅ／ＩＮ１層１９を通常のホトレジストを用層比リ
フトオフ法によシ設は念後Ａｕｒａハ１層１９を合金化
しオーム性電極を形成する。このようにして形成したＧ
ａＡｍＭＥＳＦＥＴは、高濃度ｎ型ＧａＡｓ １１１８
が高融点金属の７リサイド１３から１０００１しか離れ
ていないために、大きな相互コンダクタンス（例えばゲ
ート長が１μｍの場合、ｒ−ト＠１籠当シの相互コンダ
クタンスが２３０ｍ５ ）が得られ念。また、Ｓｉｎ□
［１４が４０００又と厚いため、５Ｉ０２膜１４上には
、多結晶粒がほとんど析出しなかった。
なお、上記の一実施例では第１の絶縁膜及び第２の絶縁
膜として共に８１０２膜を用いたが、第２の絶縁膜とし
ては異方性のエツチングが可能な物質であればよく、例
えば５１３Ｎ４膜でもよい。第１の絶縁膜としては、等
方性エツチングのエツチング速度が大きく、異方性エツ
チングのエツチング速度が小さい物質が望ましく、８１
３Ｎ４膜よりも５１０２膜の方がよい。また、デート電
極として、タングステンのシリサイド層を用いたが、他
の高融照会ＪＡあるいは高融点金属の化合物あるいはそ
れらのシリサイドを用いてもよい。
膜として共に８１０２膜を用いたが、第２の絶縁膜とし
ては異方性のエツチングが可能な物質であればよく、例
えば５１３Ｎ４膜でもよい。第１の絶縁膜としては、等
方性エツチングのエツチング速度が大きく、異方性エツ
チングのエツチング速度が小さい物質が望ましく、８１
３Ｎ４膜よりも５１０２膜の方がよい。また、デート電
極として、タングステンのシリサイド層を用いたが、他
の高融照会ＪＡあるいは高融点金属の化合物あるいはそ
れらのシリサイドを用いてもよい。
以上、説明したように、本発明によればゲート電極側面
の絶縁膜の幅よりも選択エピタキシャル成長のマスクと
して用いるフィールド部の絶縁膜の厚さを厚くできるた
めに、相互コンダクタンスが大きく、かつ、外観が良く
、高信頼性のガリウム砒素ショットキー障壁接合ｒ−）
型電界効果トランジスタを製造できる効果を有するもの
である。
の絶縁膜の幅よりも選択エピタキシャル成長のマスクと
して用いるフィールド部の絶縁膜の厚さを厚くできるた
めに、相互コンダクタンスが大きく、かつ、外観が良く
、高信頼性のガリウム砒素ショットキー障壁接合ｒ−）
型電界効果トランジスタを製造できる効果を有するもの
である。
第１図（ａ）〜（ｆ）は本発明の一実施例を工程順に示
す断面図、第２図（ａ） 〜（ｆ）は従来のＧａＡｓ
ＭＥＳＦＥＴの製造方法の一例を工程順に示す断面図で
ある。 図において、１１ 、２１は半絶縁性ＧａＡｓ基板、１
２゜２２はｎ型ＧａＡｓ動作層、１３．２３は高融点金
属のシリサイド層、１４．１６．１７．２４，２６．２
７は絶縁膜、１８゜２８は高濃度ｎ型ＧａＡ＠層、１９
．２９はＡｕＧｅ／Ｎｉ層である。 第２図
す断面図、第２図（ａ） 〜（ｆ）は従来のＧａＡｓ
ＭＥＳＦＥＴの製造方法の一例を工程順に示す断面図で
ある。 図において、１１ 、２１は半絶縁性ＧａＡｓ基板、１
２゜２２はｎ型ＧａＡｓ動作層、１３．２３は高融点金
属のシリサイド層、１４．１６．１７．２４，２６．２
７は絶縁膜、１８゜２８は高濃度ｎ型ＧａＡ＠層、１９
．２９はＡｕＧｅ／Ｎｉ層である。 第２図
Claims (1)
- （１）半絶縁性ガリウム砒素基板上に設けられたｎ型ガ
リウム砒素動作層表面に、ショットキー障壁接合ゲート
として高融点金属あるいは高融点金属の化合物あるいは
これらのシリサイド層を設けた後、全面に第１の絶縁膜
を被着する工程と、少なくとも前記高融点金属あるいは
高融点金属の化合物あるいはこれらのシリサイド層の上
面及び側面に被着された第１の絶縁膜の表面が露出する
ように開口部が設けられたホトレジスト層を設ける工程
と、このホトレジストをマスクとして等方性のエッチン
グにより前記開口部の第１の絶縁膜をエッチング除去す
る工程と、前記ホトレジストを除去する工程と、全面に
第２の絶縁膜を被着する工程と、この第２の絶縁膜を異
方性のドライエッチングによりエッチングし、前記高融
点金属あるいは高融点金属の化合物あるいはこれらのシ
リサイド層の側面にこの第２の絶縁膜を残存させる工程
と、これら高融点金属あるいは高融点金属の化合物ある
いは高融点金属のシリサイド層及び第１の絶縁膜及び第
２の絶縁膜をマスクとして前記ｎ型ガリウム砒素動作層
表面上に高濃度ｎ型ガリウム砒素層を選択的にエピタキ
シャル成長させる工程とを行うことを特徴とするガリウ
ム砒素ショットキー障壁接合ゲート型電界効果トランジ
スタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14504785A JPS625666A (ja) | 1985-07-01 | 1985-07-01 | ガリウム砒素シヨツトキ−障壁接合ゲ−ト型電界効果トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14504785A JPS625666A (ja) | 1985-07-01 | 1985-07-01 | ガリウム砒素シヨツトキ−障壁接合ゲ−ト型電界効果トランジスタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS625666A true JPS625666A (ja) | 1987-01-12 |
Family
ID=15376155
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14504785A Pending JPS625666A (ja) | 1985-07-01 | 1985-07-01 | ガリウム砒素シヨツトキ−障壁接合ゲ−ト型電界効果トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS625666A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5237192A (en) * | 1988-10-12 | 1993-08-17 | Mitsubishi Denki Kabushiki Kaisha | MESFET semiconductor device having a T-shaped gate electrode |
-
1985
- 1985-07-01 JP JP14504785A patent/JPS625666A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5237192A (en) * | 1988-10-12 | 1993-08-17 | Mitsubishi Denki Kabushiki Kaisha | MESFET semiconductor device having a T-shaped gate electrode |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS625666A (ja) | ガリウム砒素シヨツトキ−障壁接合ゲ−ト型電界効果トランジスタの製造方法 | |
| JPS5832513B2 (ja) | 電界効果トランジスタの製造方法 | |
| JPH0260222B2 (ja) | ||
| JP2745624B2 (ja) | 電界効果トランジスタの製造方法 | |
| JPH0492439A (ja) | 半導体集積回路装置の製造方法 | |
| JPH05275464A (ja) | 化合物半導体集積回路装置の製造方法 | |
| JPS61260679A (ja) | 電界効果トランジスタ | |
| JPS628575A (ja) | 半導体装置 | |
| JP2591436B2 (ja) | 電界効果トランジスタの製造方法 | |
| JPS6057980A (ja) | 半導体装置の製造方法 | |
| JPS59172776A (ja) | 半導体装置の製造方法 | |
| JPH0346239A (ja) | 半導体装置の製造方法 | |
| JP2906856B2 (ja) | 電界効果トランジスタの製造方法 | |
| JPS61216487A (ja) | 半導体装置の製造方法 | |
| JPS61241972A (ja) | 化合物半導体装置 | |
| JP3063296B2 (ja) | 電界効果トランジスタ | |
| JPS6272175A (ja) | 半導体装置の製造方法 | |
| JPS60177679A (ja) | 半導体装置 | |
| JPS6260268A (ja) | 電界効果トランジスタの製造方法 | |
| JPH05198601A (ja) | 電界効果トランジスタおよびその製造方法 | |
| JPS59126676A (ja) | 電界効果型トランジスタ | |
| JPH04212428A (ja) | 半導体装置の製造方法 | |
| JP2000269235A (ja) | 接合ゲート電界効果トランジスタの製造方法 | |
| JPS6038883A (ja) | ショットキゲ−ト型ｆｅｔの製造方法 | |
| JPH0758717B2 (ja) | 電界効果トランジスタの製造方法 |