JPS6250969B2 - - Google Patents

Info

Publication number
JPS6250969B2
JPS6250969B2 JP54130939A JP13093979A JPS6250969B2 JP S6250969 B2 JPS6250969 B2 JP S6250969B2 JP 54130939 A JP54130939 A JP 54130939A JP 13093979 A JP13093979 A JP 13093979A JP S6250969 B2 JPS6250969 B2 JP S6250969B2
Authority
JP
Japan
Prior art keywords
layer
silicon
regions
region
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP54130939A
Other languages
English (en)
Other versions
JPS5562725A (en
Inventor
Tsuu Ho Aabingu
Raizuman Jeikabu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS5562725A publication Critical patent/JPS5562725A/ja
Publication of JPS6250969B2 publication Critical patent/JPS6250969B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2255—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer comprising oxides only, e.g. P2O5, PSG, H3BO3, doped oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2257—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer being silicon or silicide or SIPOS, e.g. polysilicon, porous silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66272—Silicon vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/131—Reactive ion etching rie

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Bipolar Transistors (AREA)
  • Drying Of Semiconductors (AREA)

Description

【発明の詳細な説明】 本発明は、高密度で且つ非常に小さな集積回路
半導体装置を形成するための方法に関する。特に
シリコン基体上に狭い拡散領域を形成することに
関する。
過去10年の間にシリコン集積回路の複雑さは非
常に増加してきた。マイクロプロセス及びミニコ
ンピユータの適用が進むにつれて、集積回路では
より複雑で、より速いスイツチング速度及びより
小さな装置への要求が高まつてきている。集積回
路のこの複雑さを増加させている半導体プロセス
の主要技術は、リソグラフイ技術である。過去数
年の間にラインの幅をある程度減少させることが
行なわれた。高レベルの集積が達成できたのはフ
オト・リソグラフイの欠陥レベルの減少によつて
であつた。現在では、約５乃至10ミクロンメータ
から約３乃至５ミクロンメータまでライン幅を段
階的に減少できるようになつた。現在までリソグ
ラフイ・プロセスではもつぱら光線が用いられて
きた。しかしながら、光学的な分解能の制限によ
りさらに利点を得ることはより困難になつてい
る。今日では、将来において要求されるさらに高
い実装密度を達成するために、非光線リソグラフ
イ、特に電子線やＸ線の露光プロセスが推進され
ている。これらの問題及びその可能な解決策が、
さらに詳しくB.L.Critchlow著、“High Speed
MOSFET Circuits Using Advabced
Lithography”第９巻、第２号、1976年２月、第
31頁乃至第37頁に述べられている。上記出版物に
は、Ｘ線や電子線のリソグラフイは準備にコスト
がかかり複雑であることが述べられている。しか
しながら、今までのところこれらは将来の非常に
複雑な集積回路装置に対する光学的投射印刷の唯
一の代わる方法であると信じられている。
また、標準のフオト・リソグラフイ技術を進
め、そして電子線又はＸ線リソグラフイのような
より高価で複雑な技術を用いる必要を避けること
により、１ミクロンあるいはそれ以下の範囲の狭
いライン幅を得る努力も行なわれている。このよ
うな技術は、H.B.Pogge著、IBM Technical
Disclosure Bulletinの第６巻、1976年11月、
“Narrow Line Widths Masking Method”に述
べられている。この方法は後で酸化される多孔性
シリコンの使用を含む。他の技術がS.A.Abbas等
著、IBM Technical Disclosure Bulletinの第20
巻、第４号、1977年９月、第1376頁乃至第1378頁
に述べられている。このTDBには、多結晶シリ
コンの形成において、窒化シリコンのような酸化
障壁物質の中間マスクを最初に用いることによ
り、マスクになる層をマスクする多結晶シリコン
の使用が述べられている。この技術により約２ミ
クロンメータ以下のライン幅が得られる。
集積回路装置の製造において金属、半導体物質
及び誘電体を食刻することに関して発達してきた
技術は、プラズマ即ち反応性イオン食刻である。
特に、反応性イオン食刻の方法は、異方性の食刻
を行なうことが可能であり、非常に高いアスペク
ト比が得られる。すなわち垂直方向の食刻の方が
水平方向の食刻よりもずつと大きな比である。プ
ロセスは、イオン、自由電子及び遊離基のような
種々の非常に活発な粒子を含むプラズマ即ちイオ
ン化ガスの使用を含む。食刻に用いられるプラズ
マは250℃程度までの比較的低い温度で、0.005乃
至20torrの範囲の低圧力に保たれる。プラズマ中
の粒子は主としてプラズマの激しい反応を起こす
遊離基である。低温プラズマにおけるイオン密度
は粒子の１％程度である。Richard L.Bersin
著、Solid State Technology、1976年５月、第31
頁乃至第36頁の“Ａ Survey of Plasma―
Etching Processes”には、さらに詳細なプラズ
マ食刻プロセス及び半導体物質への適用が述べら
れている。このプロセスは、米国特許第3966577
号明細書に示されているように、シリコン半導体
基体に種々のパターンの溝又は開孔を作るために
用いられている。さらに反応性イオン即ちプラズ
マ食刻のプロセスについては、特願昭51―79995
号明細書を参照すれば十分理解できるであろう。
上記特許出願のRF誘導プラズマは反応性の塩
素、臭素又はヨウ素基である。RF放電装置やプ
ロセスについての正確な記述は、前記の特許出願
に詳細に与えられている。
ドープされた多結晶シリコンは、シリコン領域
へのオーミツク接点としてアルミニウム、アルミ
ニウムと銅等の金属の代わりに用いられてきた。
米国特許第3664896号、米国特許第3978515号及び
特願昭53―112469号明細書には、単結晶半導体装
置の領域への接点として多結晶シリコンの使用が
述べられている。特公昭50―1986号及び特公昭51
―36989号明細書には、ソース、ドレイン及びゲ
ートの電極が半導体基板と同じ物質より成る被覆
された導電物質で作られたMIS型FET装置、及
びバイポーラ半導体トランジスタ内に導電層とし
て働く低ドープされた半導体層が各々示されてい
る。T.Sakai等著、ISSCC′77February18、
1977、SessionXVI：High Speed Logic 第196
頁乃至第197頁の“A100PS bipolar logic”に
は、シリコン・ゲートMOS集積回路と同じよう
に回路の相互接続の部分として用いられるエレベ
イトされた（elevated）多結晶シリコン電極が述
べられている。C.G.Jambotkar著、IBM TDB第
19巻、第12号、第77頁の“Method for Reducing
the EmitterBase Contact Distance in Bipolar
Transistors”には、ベースをベース電極に接続
するためにＰ＋ドープされた多結晶シリコンと、
エミツタ及びコレクタ・リーチ・スルーを各々の
電極に接続するためにＮ＋ドープされた多結晶シ
リコンとを用いた高速バイポーラ集積回路が述べ
られている。単結晶シリコン領域のドーパント源
として非常にドープされた多結晶シリコンを用い
ることが、また知られている。それから多結晶シ
リコンは、取り除かれるか又は外方拡散により形
成される領域の接点として装置の部分になるかの
どちらかである。これらのプロセスは、例えば米
国特許第3978515号、米国特許第3502517号明細書
及びJan Middelhoek等著、IEEE Journal of
Solid―State Circuits、第SC―12巻、第２号、
1977年４月、第135頁乃至第138頁の
“Polycrystalline Silicon as ａ Diffusion
Source and Interconnect Layer in I2 Ｌ
Realizations”に示されている。
本発明の目的は、高密度集積回路の製造におい
て用いられるサブミクロンメータの拡散源を形成
するために、プラズマ即ち反応性イオン食刻プロ
セスを用いることにより、通常のリソグラフイ技
術の使用をサブミクロンメータの範囲のライン幅
まで進めることである。
本発明には、シリコン基体に狭い拡散領域を形
成する方法が述べられているが、シリコン基体上
に実質的水平面及び実質的垂直面を有する絶縁物
領域が形成される。実質的水平面及び実質的垂直
面に、所望の不純物濃度を有する層が形成され
る。実質的垂直面に狭い層を形成するために、反
応性イオン即ちプラズマ食刻を用いて水平面から
層を実質的に取り除く。１ミクロンメータの何分
の１程度の狭い拡散領域を形成するために、層か
らドーパントがシリコン基体の方へ拡散するよう
に適当な温度に基体を加熱することにより、拡散
は行なわれる。
実質的水平面と実質的垂直面とを有する絶縁物
領域を持つシリコン基体を提供することにより、
本発明の技術により高密度で二重拡散された電界
効果集積回路装置が作れる。それから所望の不純
物濃度を有する層が、実質的水平面及び実質的垂
直面に形成される。反応性イオン食刻ステツプを
用いて水平面から層を取り除き、実質的垂直面に
は層が残る。一方シリコン基体まで開孔が形成さ
れる。ソース及びドレインの拡散領域が、開孔を
通して熱拡散又はイオン注入によりシリコン基体
に行なわれる。これらのソース及びドレイン領域
は、狭い垂直な層に近接する開孔を通して作られ
る。それからソース及びドレイン領域に隣接し、
ソース及びドレイン領域と反対の導電性の狭い拡
散領域を形成するために、狭い垂直な層からシリ
コン基体へドーパントが拡散するように適当な温
度に、基体は加熱される。それゆえに、ソース及
びドレイン領域がＮタイプの場合、狭い垂直な層
のＰタイプのドーパントと基体の加熱により、ソ
ース及びドレイン領域に隣接するＰタイプの拡散
が行なわれる。Ｐタイプの拡散領域は、二重拡散
された集積回路装置の実効チヤンネルである。
FET装置は、ソース及びドレイン領域の間にゲ
ート電極を、ソース及びドレイン領域には接点を
形成することにより完成する。非常に正確な精度
で制御できる付着層の厚さが、実効チヤンネルの
拡散領域の大きさとなつていることがわかる。
単結晶シリコンの誘電体分離された領域を有す
るシリコン基体が提供されるなら、バイポーラ集
積回路装置もまた本発明のプロセスにより作るこ
とができる。ある単結晶シリコン領域では、ベー
ス領域がコレクタ・リーチ・スルー領域から誘電
体分離され、埋設コレクタ領域はリーチ・スルー
領域によりシリコン基体の表面に接続される。実
質的水平面と実質的垂直面とを有する絶縁物領域
がシリコン基体上に形成され、ある絶縁物領域は
部分的にある単結晶シリコン領域のベース及びコ
レクタ・リーチ・スルー領域を覆う。所望の不純
物濃度を有する層が、実質的水平面及び実質的垂
直面に付着される。実質的垂直面に狭い層を形成
するために、反応性イオン即ちプラズマ食刻プロ
セスが用いられ水平な表面から実質的に層を取り
除く。エミツタ及びコレクタ・リーチ・スルー領
域を同時に形成するために、ドーパントが基体に
拡散するように所望の温度に構造体は加熱され
る。エミツタ及びコレクタ・リーチ・スルー領域
を形成するためのドーパント源であつたドープさ
れた多結晶シリコンは、もはやエミツタ及びコレ
クタ・リーチ・スルー領域の接点として用いられ
るか、又は代わりに、食刻して取り除き金属接点
が付着される。
他のＮタイプの単結晶シリコン領域から絶縁分
離されたＮタイプの単結晶シリコン領域を有する
シリコン基体を提供することにより、本発明のプ
ロセスによりI2L構造体が形成される。２つのＰ
タイプ領域があるＮタイプの単結晶領域に形成さ
れる。実質的水平面と実質的垂直面とを有する絶
縁物領域がシリコン基体でＰタイプ領域の１方の
上に形成される。所望のＮタイプ不純物の濃度を
有する層が、実質的水平面及び実質的垂直面に形
成される。Ｐタイプ領域の１方の上の実質的垂直
面に狭い層を形成するために、反応性イオン食刻
を用いて水平な表面から層を実質的に取り除く。
Ｐタイプ領域に狭いＮタイプ拡散を形成するため
に、ドーパントが基体に拡散するように適当な温
度に基体は加熱される。I2L集積回路を形成する
ために、電気接点がＰ領域及びＮ領域に付着され
る。
第１Ａ乃至第１Ｄ図には、本発明の一態様であ
る基本的な製造ステツプが示されている。第１Ａ
図は、高密度集積回路を形成するために用いられ
るシリコン基体のある小さなしかし非常に拡大し
た部分を示している。単結晶シリコン基体１０が
準備される。絶縁層１２が、基板１０のP-単結
晶シリコン領域のある主表面上に形成される。も
ちろん、シリコン基板１０はＰ又はＮの所望の導
電性が選べる。層１２は、種々の物質即ち二酸化
シリコン、窒化シリコン、酸化アルミニウム等を
含む化合物で構成される。さて、第１の絶縁層１
２は、好ましくは前記の反応性イオン食刻プロセ
スのような食刻技術により、第１Ａ図に示されて
いるように部分的に取り除かれる。反応性イオン
食刻雰囲気は、前記のRichard L.Bersin著、“Ａ
Survey of Plasma―Etching Processes”に述
べられているように、食刻される絶縁物層が異な
ればそれに依存して異なる。第２の層１４が表面
に付着される。第２の層１４は、絶縁物、多結晶
シリコン等の物質で構成され、この実施例ではホ
ウ素のようなＰ＋ドーパントで非常にドープされ
る。この第２の層１４は、第１の絶縁層１２の食
刻プロセスの結果生じる実質的水平面及び実質的
垂直面に付着される。第１Ａ図の構造体は、第２
の層１４を取り除くために反応性イオン食刻雰囲
気中に置かれる。反応性イオン食刻が行なわれ、
実質的垂直面に影響を実質的に及ぼすことなく、
点線で示されているように実質的水平面から第２
の層１４が取り除かれる。反応性イオン食刻の結
果、垂直な面に狭い第２の層１４が存在する。開
孔１６が示されている。第１Ｂ図は、第１Ａ図構
造体の平面図であり、第１Ａ図の断面は１Ａ―１
Ａ線で切断されている。次のステツプは、熱拡散
法により垂直な狭い層１４からＰ基板１０へＰ＋
ドーパントを拡散することである。層１２及び１
４は、さらに装置を処理するために取り除いた方
が好ましい。拡散の結果が第１Ｃ図に示されてい
る。例えば、この拡散領域はMOS電界効果トラ
ンジスタ装置のチヤンネル・ストツパーとして働
く。拡散領域のパターンは、当分野では公知のパ
ターン内に続いて形成されるバイポーラ装置間の
接合分離としても用いられる。第１Ｄ図の１Ｃ―
１Ｃ線に沿つて切断した上部断面が第１Ｃ図に示
されている。図は格子状の正方形分離を示してい
る。もちろん、分離の他のパターンも可能であ
る。
さて、第２Ａ乃至第２Ｅ図には、フラツトなド
ーピング・プロフイルとシヨート・チヤンネルを
有する二重拡散された電界効果トランジスタ装置
を形成する方法が示されている。第２Ａ図は、高
密度で二重拡散されたMOS電界効果集積回路を
形成するために用いられる単結晶シリコン基体の
ある小さな、しかし非常に拡大された部分を示し
ている。＜100＞結晶方向及び１乃至20Ω・cm程度
の抵抗を有するP-単結晶シリコン基板２２が、
準備される。単結晶シリコン基板２２の他の領域
からある領域を分離するために、分離手段２４が
提供されている。例えば、分離は部分的な誘電体
分離か又は完全な誘電体分離である。用いられる
誘電体物質は、二酸化シリコン、窒化シリコン、
ガラス等である。高密度集積回路の好ましい分離
は、第２Ａ図に示されているように部分的な誘電
体分離である。当分野には、このタイプの誘電体
分離領域を形成する方法は多くある。米国特許第
3966577号明細書に述べられているプロセスを用
いることが好ましい。上記明細書には、領域２４
の部分的な誘電体分離を形成するプロセスが詳し
く述べられている。
厚さ5000Å程度の二酸化シリコン層２６が、熱
酸化プロセス又は化学気相付着プロセスにより形
成される。この層２６は、約970℃の温度の酸素
又は酸素と水蒸気の雰囲気中で熱的に成長され
る。二酸化シリコンを成長させる第２の方法は、
大気圧又は低い圧力条件で、約450℃の温度の
SiH4、O2又は約800℃の温度のSiH2C２、N2O
のような化学気相付着プロセスの使用を含む。二
酸化シリコンの代わりに絶縁層又は絶縁化合物が
形成されても良い。
標準のフオト・リソグラフイ及び食刻の技術が
用いられ、第１の絶縁物層２６に開孔が作られ
る。代わりに反応性イオン食刻技術を用いても良
い。層２６の開孔は、二重拡散されるMOS電界
効果装置の所望のソース及びドレイン領域に形成
される。
第２の層２８が、実質的水平面３０及び実質的
垂直面３２に形成される。本実施例のこの層２８
は、前記方法により化学気相付着された二酸化シ
リコン又は多結晶シリコンで構成される。二酸化
シリコンの実施の厚さは、約500乃至20000Åであ
り、好ましくは4000Åであると良い。20000Åよ
り大きい厚さは、電荷移動の問題及び長い食刻時
間を生じる。約1000Å以下の厚さでは、シヨート
の問題を生じる。第２Ｂ図の構造体が層２８の物
質に対する適当な反応性イオン食刻雰囲気中に置
かれる。反応性イオン食刻プロセスにより、層２
８の水平部分が実質的に取り除かれ、第２Ｃ図に
示されているような狭い垂直な領域を提供する。
さて、領域３６を形成するために、Ｎ＋イオン
がソース及びドレイン開孔を通して拡散される。
このステツプは、Ｎドーパントとしてリン、ヒ素
又はアンチモン等を用いて、熱拡散又はイオン注
入の技術により行なわれる。イオン注入又は熱拡
散のドライブ・イン・ステツプの間に、Ｐ＋ドー
パントが層２８から基板２２へ拡散して非常に狭
いＰの実効チヤンネル領域３４が形成される。Ｎ
＋領域がＰ領域３４より深い方が好ましい。この
結果、第２Ｄ図に構造体が示されている。構造体
の好ましい物理的な大きさは、第２Ｄ図のＰ領域
３４がほぼ幅5000Åで深さ2000Åであり、Ｎ＋領
域３６はほぼ深さ3000Åである。
さて、最初に層２６，２８を取り除くことによ
りFET装置が完成する。二酸化シリコン層３７
が、好ましくは前記の化学気相付着プロセスのよ
うな低温プロセスによるか、又は熱酸化により成
長する。800℃乃至900℃の乾燥酸素雰囲気中で
は、リンのドーピングにより過度にドープされた
Ｎ＋領域は、わずかにドープされたＮ領域又はＰ
領域に比べ実質的により厚く熱酸化されて成長す
ることが示された。例えばこのプロセスは、C.P.
Ho等著、1978年４月発刊J.Electrochem.
Society、Solid State Science and
Technology、第665頁乃至第671頁の“Thermal
Axidation of Heavily Phosphorus―Doped
Silicon”に示されている。このプロセスの結
果、第２Ｅ図に示されているようにＰ領域よりも
Ｎ＋領域の上の方が二酸化シリコン層が厚くなつ
ている。これは半自動的位置合せ
（semiselfalignment）技術である。アルミニウム
のような適当な導体の全面付着と次の画成ステツ
プにより、ゲート電極３８及びソースとドレイン
接点３９と４０が形成される。
さて、第３Ａ乃至第３Ｆ図の実施例には、エミ
ツタがサブミクロンメータのバイポーラ集積回路
の形成が示されている。第３Ａ図は、高密度バイ
ポーラ集積回路を形成するために用いられるある
小さな、しかし非常に拡大した部分を示す。これ
はNPNトランジスタを示しているが、明らかに
PNPトランジスタも反対の導電性を用いて形成で
きる。単結晶シリコンのP-基板４２は全面付着
されたサブコレクタＮ＋拡散領域４３を有する。
それから、基板の上面にエピタキシヤルＮ−層４
４が成長する。これらのプロセスは、例えば
NPNバイポーラ・トランジスタの形成において
は標準のプロセスである。基板は、典型的には１
乃至20Ω・cm程度の抵抗を有する＜100＞結晶方
向の単結晶シリコン・ウエハである。サブコレク
タ拡散は、約100分間、約1200℃で、約1020原
子／cm3の表面濃度を有するようにヒ素を用いて形
成される。
層４４を形成するエピタキシヤル成長プロセス
は、約1000乃至1200℃の温度で、SiC４／H2又
はSiH4／H2の混合ガスを用いる通常の技術によ
り行なわれる。エピタキシヤル成長の間、Ｎ＋層
のドーパントがエピタキシヤル層に移動する。高
密度集積回路のエピタキシヤル層の厚さは、約３
ミクロンメータに等しいかそれ以下である。熱的
に成長した二酸化シリコンのようなマスク（図示
されず）が、エピタキシヤル層の表面に形成さ
れ、適当なフオト・リソグラフイ及び食刻の技術
により、単結晶シリコンの領域間及びベース・エ
ミツタ領域とコレクタ・リーチ・スルー領域とし
て設定される領域間の誘電体分離により分離され
る領域にマスク開孔が形成される。第３Ａ図は、
互いにシリコン基体の単結晶シリコン領域を分離
している誘電体領域４６、及びコレクタ・リー
チ・スルー領域からベース・エミツタ領域を分離
する領域４７を有する部分的な誘電体分離を示
す。当分野には、このタイプの誘電体領域を形成
する方法は多くある。特願昭53―96735号明細書
に述べられているシリコンの反応性イオン食刻プ
ロセス及び前記のマスクを用いることが好まし
い。前記特許出願には、反応性イオン食刻してマ
スク開孔を通して凹所を形成し、その後二酸化シ
リコンで凹所を満たし、領域４６及び４７の誘電
体分離を行なうことが、詳しく述べられている。
単結晶シリコン構造体の表面が、標準の二酸化
シリコンによるフオト・リソグラフイ、及び食刻
の技術を用いてマスクされそして所望のベース領
域の二酸化シリコン・マスクに開孔が形成され
る。イオン注入又は熱拡散の技術により、約40分
間、約925℃で、約５×1019原子／cm3の表面濃度
を有するようにＰタイプのベース領域４５が形成
される。
それから構造体の表面は、二酸化シリコンが全
て取り除かれる。熱的に成長した二酸化シリコン
であつても良い絶縁層５０が、表面まで伸びた誘
電体領域４６，４７を有するシリコン基体の表面
に形成される。絶縁層は、他の実施例で述べた他
の絶縁物質であつても良い。標準のリソグラフイ
及び食刻の技術を用いて、エミツタ及びコレク
タ・リーチ・スルーの拡散が行なわれるように、
層５０に開孔パターンが形成される。また反応性
イオン食刻技術を用いても良い。さて食刻された
絶縁層５０は、実質的水平面と実質的垂直面とを
有する。Ｎ＋に過度にドープされた絶縁物質、多
結晶シリコン等で構成される第２の層５２が、実
質的水平と実質的垂直面に形成される。この特定
の実施例の層は、多結晶シリコンであることが好
ましい。多結晶シリコンは、例えば500℃乃至
1000℃の温度範囲で、水素雰囲気中で、シラン及
び所定のＰ又はＮの導電性帯電不純物の混合ガス
を用いる化学気相付着プロセスにより付着され
る。代わりに、多結晶シリコンを付着し、それか
らイオン注入によりドープすることもできる。第
２の絶縁層の厚さは約1000乃至10000Åであり、
4000Åであることが好ましい。層の厚さにより、
エミツタ及びコレクタ・リーチ・スルーの拡散さ
れる領域の幅の大きさを調節することになる。第
３Ｂ図の構造体が多結晶シリコンの反応性イオン
食刻雰囲気中に置かれる。層５２は第３Ｃ図に示
されているように、すべての水平な表面から実質
的に取り除かれる。さて、−970℃の酸素又は酸素
と水蒸気の雰囲気中でシリコン表面に二酸化シリ
コンが熱的に成長して、層５４を形成する。第３
Ｄ図の構造体は、Ｎ＋不純物を垂直な層５２か
ら、エミツタ５６が形成されるＰベース領域４５
とコレクタ・リーチ・スルーの接点５８が形成さ
れるＮ−領域へドライブ・インするために、約
100乃至300分間、約1000℃乃至1100℃の温度に晒
される。
適当なフオトレジストで構成されるブロツク・
アウト・マスク６０が、当分野で知られているよ
うに付着され、露光されそして現像されて、二酸
化シリコン層５４にベース領域４５への開孔が形
成される。層６０が取り除かれる。二酸化シリコ
ン５４が多結晶シリコン層５２まで食刻され、層
５２は部分的に取り除かれるか又は単結晶シリコ
ン領域５６及び５８まで完全に取り除かれる。さ
て所望の導電体パターンを提供するために全面付
着及び食刻のステツプにより、適当な導電体接点
６１，６２及び６４が各々エミツタ、ベース及び
コレクタに作られる。代わりに、もし望むなら単
一のマスクでベース接点開孔及びエミツタとコレ
クタの接点開孔が開けられる。
さて第４Ａ乃至第４Ｄ図の実施例には、I2Lバ
イポーラ集積回路の形成が示されている。第４Ａ
図は、I2L装置を形成するために用いられるシリ
コン基体のある小さな、しかし非常に拡大した部
分を示している。第４Ａ図の構造体は、第３Ａ図
の構造体と同じように形成されるので、同じ番号
は同じ構造部分を示す。ある誘電体分離された単
結晶シリコン領域のＰベース領域が分離され、２
つのＰタイプ領域７０及び７２が形成される。絶
縁層７４が基体上に熱酸化又は化学気相付着の技
術により形成される。この層は、他の実施例で述
べた絶縁物質か又はその化合物であつても良い。
反応性イオン食刻を含む標準のリソグラフイ及び
食刻の技術が用いられ、層７４に開孔パターンが
形成される。第４Ａ図に示されているように、層
７４があるＰ領域の１部分の上に残る。層及びシ
リコン基体は実質的水平面７５及び実質的垂直面
７６を有する。Ｎ＋で過度にドープされた多結晶
シリコン等の絶縁物質で構成される第２の層７８
が、実質的水平面及び実質的垂直面に形成され
る。この特定の実施例の層としては、多結晶シリ
コンであることが好ましい。多結晶シリコンは、
第３Ａ乃至第３Ｆ図の実施例で前記した化学気相
付着プロセスにより付着される。第２の絶縁層の
厚さは第３Ａ乃至第３Ｆ図の実施例と同じであ
る。層の厚さにより所望のＮタイプの開孔の大き
さを調節する。構造体は多結晶シリコンの反応性
イオン食刻雰囲気中に置かれる。層７８はすべて
の水平な表面から実質的に取り除かれ、そして第
４Ｂ図に示されているように垂直な面に領域７８
を残す。さて二酸化シリコンが前記のように化学
気相付着によりシリコン表面に熱的に成長して、
層８０を形成する。第４Ｃ図の構造体は、Ｎ＋ド
ーパントを層７８からＮ領域が形成される８１及
び８２のＰ領域７２へドライブ・インするため
に、約100乃至300分間、1000乃至1100℃に加熱さ
れる。I2L集積回路への接点が、第３Ａ乃至第３
Ｆ図の実施例で述べたように、ブロツク・アウ
ト・マスク及び多結晶シリコンの食刻の技術に続
いて金属を付着することにより作られる。電極８
４，８５及び８６は、各々領域７０，８１及び８
２に接触する。領域４４及び７２が、またI2L装
置を形成するために電極により接続されるが、電
極は第４Ｄ図には特に示されていない。さらにこ
のタイプの集積回路についての情報は、特公昭49
―35030号明細書に述べられている。
【図面の簡単な説明】
第１Ａ乃至第１Ｄ図は、シリコン基体への狭い
拡散領域の形成を含む第１の実施例を示す。第２
Ａ乃至第２Ｅ図は、二重拡散された電界効果集積
回路装置の製造においてシリコン基体に拡散領域
を形成するための第２の実施例を示す。第３Ａ乃
至第３Ｆ図は、バイポーラ集積回路装置を形成す
る方法の第３の実施例を示す。第４Ａ乃至第４Ｄ
図は、シリコン基体への狭い拡散領域を形成する
方法を用いて、I2Lタイプのバイパーラ装置が形
成される本発明の第４の実施例を示す。 １０……シリコン基体、１２……第１の絶縁
層、１４……第２の層、１６……開孔。

Claims (1)

    【特許請求の範囲】
  1. １ シリコン基体を準備し、上記基体上に実質的
    に水平な面と実質的に垂直な面とを有する絶縁物
    領域を形成し、上記基体並びに上記絶縁物の上記
    水平面及び上記垂直面上に所望のドーパント濃度
    を有する層を被着し、上記層を垂直方向に方向性
    エツチングして上記層の水平部分を実質的に取り
    除き、上記垂直面に残つた上記層の上記基体に接
    する部分から上記ドーパントを上記基体へ拡散さ
    せるために上記基体を加熱する工程を含む、シリ
    コン基体に狭い拡散領域を形成する方法。
JP13093979A 1978-11-03 1979-10-12 Method of forming narrow diffused region on silicon substrate Granted JPS5562725A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/957,599 US4209350A (en) 1978-11-03 1978-11-03 Method for forming diffusions having narrow dimensions utilizing reactive ion etching

Publications (2)

Publication Number Publication Date
JPS5562725A JPS5562725A (en) 1980-05-12
JPS6250969B2 true JPS6250969B2 (ja) 1987-10-28

Family

ID=25499826

Family Applications (2)

Application Number Title Priority Date Filing Date
JP13093979A Granted JPS5562725A (en) 1978-11-03 1979-10-12 Method of forming narrow diffused region on silicon substrate
JP60181182A Granted JPS61159768A (ja) 1978-11-03 1985-08-20 電界効果トランジスタの製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP60181182A Granted JPS61159768A (ja) 1978-11-03 1985-08-20 電界効果トランジスタの製造方法

Country Status (6)

Country Link
US (1) US4209350A (ja)
EP (1) EP0010633B1 (ja)
JP (2) JPS5562725A (ja)
CA (1) CA1120610A (ja)
DE (1) DE2963852D1 (ja)
IT (1) IT1164518B (ja)

Families Citing this family (65)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4274909A (en) * 1980-03-17 1981-06-23 International Business Machines Corporation Method for forming ultra fine deep dielectric isolation
US4319932A (en) * 1980-03-24 1982-03-16 International Business Machines Corporation Method of making high performance bipolar transistor with polysilicon base contacts
US5202574A (en) * 1980-05-02 1993-04-13 Texas Instruments Incorporated Semiconductor having improved interlevel conductor insulation
US4513303A (en) * 1980-07-08 1985-04-23 International Business Machines Corporation Self-aligned metal field effect transistor integrated circuit
US4400865A (en) * 1980-07-08 1983-08-30 International Business Machines Corporation Self-aligned metal process for integrated circuit metallization
US4359816A (en) * 1980-07-08 1982-11-23 International Business Machines Corporation Self-aligned metal process for field effect transistor integrated circuits
US4488162A (en) * 1980-07-08 1984-12-11 International Business Machines Corporation Self-aligned metal field effect transistor integrated circuits using polycrystalline silicon gate electrodes
US4758528A (en) * 1980-07-08 1988-07-19 International Business Machines Corporation Self-aligned metal process for integrated circuit metallization
US4358340A (en) * 1980-07-14 1982-11-09 Texas Instruments Incorporated Submicron patterning without using submicron lithographic technique
US4394196A (en) * 1980-07-16 1983-07-19 Tokyo Shibaura Denki Kabushiki Kaisha Method of etching, refilling and etching dielectric grooves for isolating micron size device regions
JPS5758356A (en) * 1980-09-26 1982-04-08 Toshiba Corp Manufacture of semiconductor device
US4366613A (en) * 1980-12-17 1983-01-04 Ibm Corporation Method of fabricating an MOS dynamic RAM with lightly doped drain
NL188432C (nl) * 1980-12-26 1992-06-16 Nippon Telegraph & Telephone Werkwijze voor het vervaardigen van een mosfet.
US4438556A (en) * 1981-01-12 1984-03-27 Tokyo Shibaura Denki Kabushiki Kaisha Method of forming doped polycrystalline silicon pattern by selective implantation and plasma etching of undoped regions
US4414737A (en) * 1981-01-30 1983-11-15 Tokyo Shibaura Denki Kabushiki Kaisha Production of Schottky barrier diode
US4691435A (en) * 1981-05-13 1987-09-08 International Business Machines Corporation Method for making Schottky diode having limited area self-aligned guard ring
JPS581878A (ja) * 1981-06-26 1983-01-07 Fujitsu Ltd 磁気バブルメモリ素子の製造方法
JPS5848936A (ja) * 1981-09-10 1983-03-23 Fujitsu Ltd 半導体装置の製造方法
US4430791A (en) * 1981-12-30 1984-02-14 International Business Machines Corporation Sub-micrometer channel length field effect transistor process
US4445267A (en) * 1981-12-30 1984-05-01 International Business Machines Corporation MOSFET Structure and process to form micrometer long source/drain spacing
US4419810A (en) * 1981-12-30 1983-12-13 International Business Machines Corporation Self-aligned field effect transistor process
US4419809A (en) * 1981-12-30 1983-12-13 International Business Machines Corporation Fabrication process of sub-micrometer channel length MOSFETs
NL8105920A (nl) * 1981-12-31 1983-07-18 Philips Nv Halfgeleiderinrichting en werkwijze voor het vervaardigen van een dergelijke halfgeleiderinrichting.
JPS58151390A (ja) * 1982-02-16 1983-09-08 ザ・ベンデイツクス・コ−ポレ−シヨン 非結晶質基板上に単結晶膜を形成する方法
US4507171A (en) * 1982-08-06 1985-03-26 International Business Machines Corporation Method for contacting a narrow width PN junction region
US4712125A (en) * 1982-08-06 1987-12-08 International Business Machines Corporation Structure for contacting a narrow width PN junction region
US4464212A (en) * 1982-12-13 1984-08-07 International Business Machines Corporation Method for making high sheet resistivity resistors
JPS59138379A (ja) * 1983-01-27 1984-08-08 Toshiba Corp 半導体装置の製造方法
US4551906A (en) * 1983-12-12 1985-11-12 International Business Machines Corporation Method for making self-aligned lateral bipolar transistors
US4641170A (en) * 1983-12-12 1987-02-03 International Business Machines Corporation Self-aligned lateral bipolar transistors
US4546535A (en) * 1983-12-12 1985-10-15 International Business Machines Corporation Method of making submicron FET structure
US4636834A (en) * 1983-12-12 1987-01-13 International Business Machines Corporation Submicron FET structure and method of making
US4671830A (en) * 1984-01-03 1987-06-09 Xerox Corporation Method of controlling the modeling of the well energy band profile by interdiffusion
US4599789A (en) * 1984-06-15 1986-07-15 Harris Corporation Process of making twin well VLSI CMOS
US4574469A (en) * 1984-09-14 1986-03-11 Motorola, Inc. Process for self-aligned buried layer, channel-stop, and isolation
US4666557A (en) * 1984-12-10 1987-05-19 Ncr Corporation Method for forming channel stops in vertical semiconductor surfaces
US4649638A (en) * 1985-04-17 1987-03-17 International Business Machines Corp. Construction of short-length electrode in semiconductor device
US4714686A (en) * 1985-07-31 1987-12-22 Advanced Micro Devices, Inc. Method of forming contact plugs for planarized integrated circuits
US4843023A (en) * 1985-09-25 1989-06-27 Hewlett-Packard Company Process for forming lightly-doped-drain (LDD) without extra masking steps
GB8527062D0 (en) * 1985-11-02 1985-12-04 Plessey Co Plc Mos transistor manufacture
JPS62277745A (ja) * 1986-05-27 1987-12-02 Toshiba Corp 半導体集積回路
US5063168A (en) * 1986-07-02 1991-11-05 National Semiconductor Corporation Process for making bipolar transistor with polysilicon stringer base contact
US4722908A (en) * 1986-08-28 1988-02-02 Fairchild Semiconductor Corporation Fabrication of a bipolar transistor with a polysilicon ribbon
JPH0650741B2 (ja) * 1986-12-26 1994-06-29 富士通株式会社 半導体装置とその製造方法
US4933295A (en) * 1987-05-08 1990-06-12 Raytheon Company Method of forming a bipolar transistor having closely spaced device regions
US5179034A (en) * 1987-08-24 1993-01-12 Hitachi, Ltd. Method for fabricating insulated gate semiconductor device
JPH0766968B2 (ja) * 1987-08-24 1995-07-19 株式会社日立製作所 半導体装置及びその製造方法
EP0313683A1 (en) * 1987-10-30 1989-05-03 International Business Machines Corporation Method for fabricating a semiconductor integrated circuit structure having a submicrometer length device element
US4818714A (en) * 1987-12-02 1989-04-04 Advanced Micro Devices, Inc. Method of making a high performance MOS device having LDD regions with graded junctions
EP0338102B1 (de) * 1988-04-19 1993-03-10 International Business Machines Corporation Verfahren zur Herstellung von integrierten Halbleiterstrukturen welche Feldeffekttransistoren mit Kanallängen im Submikrometerbereich enthalten
US5015595A (en) * 1988-09-09 1991-05-14 Advanced Micro Devices, Inc. Method of making a high performance MOS device having both P- and N-LDD regions using single photoresist mask
US5064773A (en) * 1988-12-27 1991-11-12 Raytheon Company Method of forming bipolar transistor having closely spaced device regions
US5026663A (en) * 1989-07-21 1991-06-25 Motorola, Inc. Method of fabricating a structure having self-aligned diffused junctions
US5116778A (en) * 1990-02-05 1992-05-26 Advanced Micro Devices, Inc. Dopant sources for cmos device
EP0450503A3 (en) * 1990-04-02 1992-05-20 National Semiconductor Corporation Semiconductor devices with borosilicate glass sidewall spacers and method of fabrication
US5175606A (en) * 1990-08-27 1992-12-29 Taiwan Semiconductor Manufacturing Company Reverse self-aligned BiMOS transistor integrated circuit
US5028557A (en) * 1990-08-27 1991-07-02 Taiwan Semiconductor Manufacturing Co., Ltd. Method of making a reverse self-aligned BIMOS transistor integrated circuit
US5235204A (en) * 1990-08-27 1993-08-10 Taiwan Semiconductor Manufacturing Company Reverse self-aligned transistor integrated circuit
US5071780A (en) * 1990-08-27 1991-12-10 Taiwan Semiconductor Manufacturing Company, Ltd. Reverse self-aligned transistor integrated circuit
US5466615A (en) * 1993-08-19 1995-11-14 Taiwan Semiconductor Manufacturing Company Ltd. Silicon damage free process for double poly emitter and reverse MOS in BiCMOS application
US5518945A (en) * 1995-05-05 1996-05-21 International Business Machines Corporation Method of making a diffused lightly doped drain device with built in etch stop
JP2001504639A (ja) * 1995-10-04 2001-04-03 インテル・コーポレーション ドーピング処理ガラスによるソース／ドレーンの形成
US6306702B1 (en) 1999-08-24 2001-10-23 Advanced Micro Devices, Inc. Dual spacer method of forming CMOS transistors with substantially the same sub 0.25 micron gate length
US6372589B1 (en) * 2000-04-19 2002-04-16 Advanced Micro Devices, Inc. Method of forming ultra-shallow source/drain extension by impurity diffusion from doped dielectric spacer
DE10330838B4 (de) 2003-07-08 2005-08-25 Infineon Technologies Ag Elektronisches Bauelement mit Schutzring

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1464921B2 (de) * 1963-10-03 1971-10-07 Fujitsu Ltd , Kawasaki, Kanagawa (Japan) Verfahren zum herstellen einer halbleiteranordnung
US3730787A (en) * 1970-08-26 1973-05-01 Bell Telephone Labor Inc Method of fabricating semiconductor integrated circuits using deposited doped oxides as a source of dopant impurities
US3966577A (en) * 1973-08-27 1976-06-29 Trw Inc. Dielectrically isolated semiconductor devices
US4124933A (en) * 1974-05-21 1978-11-14 U.S. Philips Corporation Methods of manufacturing semiconductor devices
US4037307A (en) * 1975-03-21 1977-07-26 Bell Telephone Laboratories, Incorporated Methods for making transistor structures
US4026740A (en) * 1975-10-29 1977-05-31 Intel Corporation Process for fabricating narrow polycrystalline silicon members
US4103415A (en) * 1976-12-09 1978-08-01 Fairchild Camera And Instrument Corporation Insulated-gate field-effect transistor with self-aligned contact hole to source or drain
JPS53132275A (en) * 1977-04-25 1978-11-17 Nippon Telegr & Teleph Corp <Ntt> Semiconductor device and its production
US4139442A (en) * 1977-09-13 1979-02-13 International Business Machines Corporation Reactive ion etching method for producing deep dielectric isolation in silicon
JPS5444483A (en) * 1977-09-14 1979-04-07 Matsushita Electric Ind Co Ltd Mos type semiconductor device and its manufacture
US4160991A (en) * 1977-10-25 1979-07-10 International Business Machines Corporation High performance bipolar device and method for making same
US4157269A (en) * 1978-06-06 1979-06-05 International Business Machines Corporation Utilizing polysilicon diffusion sources and special masking techniques

Also Published As

Publication number Publication date
US4209350A (en) 1980-06-24
JPH0347577B2 (ja) 1991-07-19
EP0010633B1 (de) 1982-10-13
DE2963852D1 (en) 1982-11-18
JPS61159768A (ja) 1986-07-19
IT1164518B (it) 1987-04-15
EP0010633A1 (de) 1980-05-14
CA1120610A (en) 1982-03-23
JPS5562725A (en) 1980-05-12
IT7926808A0 (it) 1979-10-26

Similar Documents

Publication Publication Date Title
JPS6250969B2 (ja)
US4209349A (en) Method for forming a narrow dimensioned mask opening on a silicon body utilizing reactive ion etching
US4234362A (en) Method for forming an insulator between layers of conductive material
EP0442718B1 (en) Method of manufacturing semiconductor device
CA1166760A (en) Self-aligned metal process for integrated circuit metallization
EP0036573B1 (en) Method for making a polysilicon conductor structure
EP0068154B1 (en) Integrated circuit containing a semiconductive substrate having field isolation regions and electrically conductive regions
JPH033389B2 (ja)
JPH0680724B2 (ja) 絶縁分離のｃｍｏｓ ｆｅｔ集積装置の製造方法
JPS5880861A (ja) 基板接点の形成方法
JPS6152596B2 (ja)
JPS62588B2 (ja)
JPH045265B2 (ja)
US4322883A (en) Self-aligned metal process for integrated injection logic integrated circuits
EP0083784B1 (en) Procedure for manufacturing integrated circuit devices having sub-micrometer dimension elements, and resulting structure
JPS6072268A (ja) バイポ−ラ・トランジスタ構造の製造方法
JPH0480532B2 (ja)
KR910000020B1 (ko) 반도체장치의 제조방법
JPS6010718A (ja) 半導体装置の製造方法
JPS59220968A (ja) 半導体装置の製造方法
RU2234162C2 (ru) Способ изготовления автомасштабируемого биполярного транзистора
JPH04360539A (ja) 半導体装置の製造方法
JPH0312768B2 (ja)
JPS59106132A (ja) 半導体装置の製造方法
JPS59110168A (ja) 半導体装置の製造方法