JPS6248379B2 - - Google Patents
Info
- Publication number
- JPS6248379B2 JPS6248379B2 JP20289281A JP20289281A JPS6248379B2 JP S6248379 B2 JPS6248379 B2 JP S6248379B2 JP 20289281 A JP20289281 A JP 20289281A JP 20289281 A JP20289281 A JP 20289281A JP S6248379 B2 JPS6248379 B2 JP S6248379B2
- Authority
- JP
- Japan
- Prior art keywords
- polycrystalline silicon
- silicon layer
- insulating film
- thickness
- interlayer insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 66
- 239000010410 layer Substances 0.000 claims description 61
- 239000011229 interlayer Substances 0.000 claims description 24
- 238000000034 method Methods 0.000 claims description 18
- 238000005530 etching Methods 0.000 claims description 10
- 239000000758 substrate Substances 0.000 claims description 8
- 239000004065 semiconductor Substances 0.000 claims description 5
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 claims description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 13
- 229920002120 photoresistant polymer Polymers 0.000 description 9
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 8
- 238000007796 conventional method Methods 0.000 description 6
- 230000015556 catabolic process Effects 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 239000007864 aqueous solution Substances 0.000 description 4
- 229910021419 crystalline silicon Inorganic materials 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 3
- DDFHBQSCUXNBSA-UHFFFAOYSA-N 5-(5-carboxythiophen-2-yl)thiophene-2-carboxylic acid Chemical compound S1C(C(=O)O)=CC=C1C1=CC=C(C(O)=O)S1 DDFHBQSCUXNBSA-UHFFFAOYSA-N 0.000 description 2
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 2
- 229910017604 nitric acid Inorganic materials 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 230000008719 thickening Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Local Oxidation Of Silicon (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】
本発明は半導体装置における２層あるいはそれ
以上の多結晶シリコン層間絶縁膜形成方法に関
し、その目的とするところは上層及び下層多結晶
シリコンの層間に位置する絶縁膜の絶縁耐圧を向
上せしめ、上層及び下層多結晶シリコン間のリー
ク電流を減少することができる多結晶シリコン層
間絶縁膜形成方法を提供することである。
以上の多結晶シリコン層間絶縁膜形成方法に関
し、その目的とするところは上層及び下層多結晶
シリコンの層間に位置する絶縁膜の絶縁耐圧を向
上せしめ、上層及び下層多結晶シリコン間のリー
ク電流を減少することができる多結晶シリコン層
間絶縁膜形成方法を提供することである。
初めに、従来技術の一例として２層多結晶シリ
コン構造を有するMOS型半導体集積回路の層間
絶縁膜形成方法について第１図ａ〜ｄを照して詳
細に説明する。まず、シリコン基板１の上に、
LOCOSプロセスと呼ばれる局部酸化法によつて
形成した膜厚7000Åの選択酸化膜２及び膜厚650
Åの第１ゲート酸化膜３を覆うように被着した膜
厚5000Åの第１（下層）多結晶シリコン層４をホ
トレジスト５をマスクにして、CF4ガスによるプ
ラズマエツチングを行う（第１図ａ）。次に、ホ
トレジスト５を剥離後、第１多結晶シリコン層４
をマスクにして第１ゲート酸化膜３を弗酸：弗化
アンモニウム系水溶液を用いてエツチングする
（第１図ｂ）。その後、第１多結晶シリコン層４上
に絶縁膜６を形成するために、例えば水蒸気中、
900℃で30分間の熱処理を施し、第１多結晶シリ
コン層４の表面を酸化する。この時、同時に基板
１の露出部には第２ゲート酸化膜７が形成される
（第１図ｃ）。次に、第２（上層）多結晶シリコン
層８を被着して後、ホトレジストをマスクにして
第２多結晶シリコン層８をCF4ガス中でプラズマ
エツチングし、その後、これに使用したホトレジ
ストを剥離することにより、上述の２層多結晶シ
リコン構造を完成する（第１図ｄ）。
コン構造を有するMOS型半導体集積回路の層間
絶縁膜形成方法について第１図ａ〜ｄを照して詳
細に説明する。まず、シリコン基板１の上に、
LOCOSプロセスと呼ばれる局部酸化法によつて
形成した膜厚7000Åの選択酸化膜２及び膜厚650
Åの第１ゲート酸化膜３を覆うように被着した膜
厚5000Åの第１（下層）多結晶シリコン層４をホ
トレジスト５をマスクにして、CF4ガスによるプ
ラズマエツチングを行う（第１図ａ）。次に、ホ
トレジスト５を剥離後、第１多結晶シリコン層４
をマスクにして第１ゲート酸化膜３を弗酸：弗化
アンモニウム系水溶液を用いてエツチングする
（第１図ｂ）。その後、第１多結晶シリコン層４上
に絶縁膜６を形成するために、例えば水蒸気中、
900℃で30分間の熱処理を施し、第１多結晶シリ
コン層４の表面を酸化する。この時、同時に基板
１の露出部には第２ゲート酸化膜７が形成される
（第１図ｃ）。次に、第２（上層）多結晶シリコン
層８を被着して後、ホトレジストをマスクにして
第２多結晶シリコン層８をCF4ガス中でプラズマ
エツチングし、その後、これに使用したホトレジ
ストを剥離することにより、上述の２層多結晶シ
リコン構造を完成する（第１図ｄ）。
しかしながら、このようにして形成される２層
多結晶シリコン構造では層間絶縁膜の絶縁耐圧が
必らずしも十分でなく、第１多結晶シリコン層と
第２多結晶シリコン層間に流れるリーク電流が大
きいという欠点がある。
多結晶シリコン構造では層間絶縁膜の絶縁耐圧が
必らずしも十分でなく、第１多結晶シリコン層と
第２多結晶シリコン層間に流れるリーク電流が大
きいという欠点がある。
ところで、上記シリコン基板１上に酸化成長さ
せる第２ゲート酸化膜７の厚さを一定の値とする
と、第１多結晶シリコン層４の上面及び側面に成
長する層間絶縁膜６の厚さは第１多結晶シリコン
層４に含まれるリン濃度と熱処理条件に依存す
る。例えば、第１多結晶シリコン層４のシート抵
抗が45Ωの場合、水蒸気中、900℃の熱処理を30
分施すと、第２ゲート酸化膜７の膜厚は650Åで
あり、この時、層間絶縁膜６の厚さは第１多結晶
シリコン層７の上面及び側面で約1300Åである。
せる第２ゲート酸化膜７の厚さを一定の値とする
と、第１多結晶シリコン層４の上面及び側面に成
長する層間絶縁膜６の厚さは第１多結晶シリコン
層４に含まれるリン濃度と熱処理条件に依存す
る。例えば、第１多結晶シリコン層４のシート抵
抗が45Ωの場合、水蒸気中、900℃の熱処理を30
分施すと、第２ゲート酸化膜７の膜厚は650Åで
あり、この時、層間絶縁膜６の厚さは第１多結晶
シリコン層７の上面及び側面で約1300Åである。
しかしながら、第１多結晶シリコン層４のひさ
し状の先端下側部分では多結晶シリコンの酸化反
応が進み難く、この部分での層間絶縁膜の厚さは
約600Åとなる。また、第１多結晶シリコン層４
の上面との側面が交差する角に成長する層間絶縁
膜６の厚さも第１多結晶シリコン層４の上面及び
側面に成長する層間絶縁膜６の厚さと比較して薄
く、約800Åである。更に、熱処理の温度あるい
は多結晶シリコン層７のシート抵抗を変化させた
場合も、第１多結晶シリコン層７の下面と側面と
の交差する角の下側部分に成長する絶縁膜の厚さ
が、第１多結晶シリコン層４のその他の部分に成
長する絶縁膜の厚さと比較して薄いために、この
部分において層間絶縁膜６の破壊が起り易く、絶
縁耐圧低下の原因となつている。例えば、上述の
ような厚みの関係で層間絶縁膜では、第１多結晶
シリコン層４と第２多結晶シリコン層間８の耐圧
は約38Vであつた。
し状の先端下側部分では多結晶シリコンの酸化反
応が進み難く、この部分での層間絶縁膜の厚さは
約600Åとなる。また、第１多結晶シリコン層４
の上面との側面が交差する角に成長する層間絶縁
膜６の厚さも第１多結晶シリコン層４の上面及び
側面に成長する層間絶縁膜６の厚さと比較して薄
く、約800Åである。更に、熱処理の温度あるい
は多結晶シリコン層７のシート抵抗を変化させた
場合も、第１多結晶シリコン層７の下面と側面と
の交差する角の下側部分に成長する絶縁膜の厚さ
が、第１多結晶シリコン層４のその他の部分に成
長する絶縁膜の厚さと比較して薄いために、この
部分において層間絶縁膜６の破壊が起り易く、絶
縁耐圧低下の原因となつている。例えば、上述の
ような厚みの関係で層間絶縁膜では、第１多結晶
シリコン層４と第２多結晶シリコン層間８の耐圧
は約38Vであつた。
本発明は上記従来の欠点を除去することのでき
る多結晶シリコン層間絶縁膜形成方法を提供する
ものであり、第１ゲート酸化膜エツチング時に生
ずる第１多結晶シリコン層のひさし状の突出部を
除去し、第１多結晶シリコン層の角部分の下の層
間絶縁膜を厚くすることによつて絶縁耐圧を向上
させるところに特徴がある。
る多結晶シリコン層間絶縁膜形成方法を提供する
ものであり、第１ゲート酸化膜エツチング時に生
ずる第１多結晶シリコン層のひさし状の突出部を
除去し、第１多結晶シリコン層の角部分の下の層
間絶縁膜を厚くすることによつて絶縁耐圧を向上
させるところに特徴がある。
以下、本発明にかかる多結晶シリコン層間絶縁
膜形成方法の一実施例について第２図ａ〜ｅを参
照にして詳細に説明する。なお、第１図ａ〜ｄの
場合と同一番号を付している。まず、シリコン基
板１の上に形成した膜厚7000Åの選択酸化膜２及
び膜厚650Åの第１ゲート酸化膜３を覆うように
被着した膜厚5000Å、シート抵抗45Ωの第１多結
晶シリコン層４をホトレジスト５をマスクにして
CF4ガス中でプラズマエツチングする（第２図
ａ）。次に、ホトレジスト５を剥離後、第１多結
晶シリコン層４をマスクにして第１ゲート酸化膜
３を弗酸：弗化アンモニウム水溶液を用いてエツ
チングする（第２図ｂ）。その後、第１ゲート酸
化膜エツチング時の横方向エツチングによつて生
じた第１多結晶シリコン層４のひさし状の突出部
が消滅し、第１多結晶シリコン層下の第１ゲート
酸化膜３の一部が、例えば幅1000Å程度その第１
多結晶シリコン層４の側面先端から現われる程度
に、硝酸：弗酸系水容液を用いて第１結晶シリコ
ン層４をエツチングする（第２図ｃ）。
膜形成方法の一実施例について第２図ａ〜ｅを参
照にして詳細に説明する。なお、第１図ａ〜ｄの
場合と同一番号を付している。まず、シリコン基
板１の上に形成した膜厚7000Åの選択酸化膜２及
び膜厚650Åの第１ゲート酸化膜３を覆うように
被着した膜厚5000Å、シート抵抗45Ωの第１多結
晶シリコン層４をホトレジスト５をマスクにして
CF4ガス中でプラズマエツチングする（第２図
ａ）。次に、ホトレジスト５を剥離後、第１多結
晶シリコン層４をマスクにして第１ゲート酸化膜
３を弗酸：弗化アンモニウム水溶液を用いてエツ
チングする（第２図ｂ）。その後、第１ゲート酸
化膜エツチング時の横方向エツチングによつて生
じた第１多結晶シリコン層４のひさし状の突出部
が消滅し、第１多結晶シリコン層下の第１ゲート
酸化膜３の一部が、例えば幅1000Å程度その第１
多結晶シリコン層４の側面先端から現われる程度
に、硝酸：弗酸系水容液を用いて第１結晶シリコ
ン層４をエツチングする（第２図ｃ）。
このエツチング工程により、同第１多結晶シリ
コン層４の上面、側面交差部の角も好ましくエツ
チングされる。次に、例えば900℃の水蒸気中で
30分間の熱処理を施し、第１多結晶シリコン層４
上に第２多結晶シリコン層８に対する層間絶縁膜
６及びシリコン基板１上に第２ゲート酸化膜７を
同時に形成する（第２図ｄ）。この後、第２多結
晶シリコン層８を被着して後、ホトレジストをマ
スクにして、第２多結晶シリコン層８をCF4ガス
中でプラズマエツチングする。そして、ホトレジ
ストを剥離して、所望の２層多結晶シリコン構造
を完成させる（第２図ｅ）。
コン層４の上面、側面交差部の角も好ましくエツ
チングされる。次に、例えば900℃の水蒸気中で
30分間の熱処理を施し、第１多結晶シリコン層４
上に第２多結晶シリコン層８に対する層間絶縁膜
６及びシリコン基板１上に第２ゲート酸化膜７を
同時に形成する（第２図ｄ）。この後、第２多結
晶シリコン層８を被着して後、ホトレジストをマ
スクにして、第２多結晶シリコン層８をCF4ガス
中でプラズマエツチングする。そして、ホトレジ
ストを剥離して、所望の２層多結晶シリコン構造
を完成させる（第２図ｅ）。
本実施例の方法によれば、第１多結晶シリコン
層４の上面及び側面の層間絶縁膜６の膜厚は上記
第１図示の従来例の場合と同様に約1300Åである
が、第１多結晶シリコン層４の側面と下面とが交
差する角の部分に成長する層間絶縁膜６の最小膜
厚は約1000Åであり、従来の方法で同様絶縁膜を
形成した場合の上述の従来例における最小膜厚よ
りも約400Å厚い。この理由は、従来方法と異な
り層間絶縁膜６形成前に第１結晶シリコン層４の
下面と側面の交差する角の下側部分に第１ゲート
酸化膜３が存在しているために層間絶縁膜６の極
端に薄くなる部分がなくなつているためである。
尚、第１多結晶シリコン層４の上面と側面の交差
する角の部分に成長する絶縁膜の厚さは約880Å
となり、従来方法の場合よりわずかに厚い膜厚で
ある。ところで、第１多結晶シリコン層４と第２
多結晶シリコン層８との間の耐圧は層間絶縁膜６
全体の膜厚が最も薄い部分で決定されるとする
と、本実施例の方法の場合、層間絶縁膜６全体の
最小膜厚は約880Åであり、従来方法を用いた場
合よりも280Å厚い。実際、第１多結晶シリコン
層４と第２多結晶シリコン層８との間の耐圧は約
52Vあり、従来方法により製造した上述の従来例
２層多結晶シリコン構造のものよりも約14V向上
した。
層４の上面及び側面の層間絶縁膜６の膜厚は上記
第１図示の従来例の場合と同様に約1300Åである
が、第１多結晶シリコン層４の側面と下面とが交
差する角の部分に成長する層間絶縁膜６の最小膜
厚は約1000Åであり、従来の方法で同様絶縁膜を
形成した場合の上述の従来例における最小膜厚よ
りも約400Å厚い。この理由は、従来方法と異な
り層間絶縁膜６形成前に第１結晶シリコン層４の
下面と側面の交差する角の下側部分に第１ゲート
酸化膜３が存在しているために層間絶縁膜６の極
端に薄くなる部分がなくなつているためである。
尚、第１多結晶シリコン層４の上面と側面の交差
する角の部分に成長する絶縁膜の厚さは約880Å
となり、従来方法の場合よりわずかに厚い膜厚で
ある。ところで、第１多結晶シリコン層４と第２
多結晶シリコン層８との間の耐圧は層間絶縁膜６
全体の膜厚が最も薄い部分で決定されるとする
と、本実施例の方法の場合、層間絶縁膜６全体の
最小膜厚は約880Åであり、従来方法を用いた場
合よりも280Å厚い。実際、第１多結晶シリコン
層４と第２多結晶シリコン層８との間の耐圧は約
52Vあり、従来方法により製造した上述の従来例
２層多結晶シリコン構造のものよりも約14V向上
した。
尚、本方法では、第１ゲート酸化膜３のエツチ
ングの際に、横方向エツチングによつて生じた第
１多結晶シリコン層４のひさし状突出部を除去す
る工程で、硝酸：弗酸系水溶液を用いたが、同エ
ツチングをCF4ガス中のプラズマエツチングで実
施した場合も、第１及び第２多結晶シリコン層間
の耐圧は約50Vであり、本方法を用いた場合と同
程度であつた。
ングの際に、横方向エツチングによつて生じた第
１多結晶シリコン層４のひさし状突出部を除去す
る工程で、硝酸：弗酸系水溶液を用いたが、同エ
ツチングをCF4ガス中のプラズマエツチングで実
施した場合も、第１及び第２多結晶シリコン層間
の耐圧は約50Vであり、本方法を用いた場合と同
程度であつた。
以上、説明したように、本発明の多結晶シリコ
ン層間絶縁膜形成方法を用いて多結晶シリコン層
間の絶縁膜を形成すると従来の多層多結晶シリコ
ン構造における絶縁耐圧不足の問題を効果的に解
決することが可能である。本発明は２層多結晶シ
リコン構造の製造方法を例示して説明したが、本
発明の方法は３層あるいはそれ以上の多層結晶シ
リコン構造を有する半導体装置全般に適用できる
ものである。
ン層間絶縁膜形成方法を用いて多結晶シリコン層
間の絶縁膜を形成すると従来の多層多結晶シリコ
ン構造における絶縁耐圧不足の問題を効果的に解
決することが可能である。本発明は２層多結晶シ
リコン構造の製造方法を例示して説明したが、本
発明の方法は３層あるいはそれ以上の多層結晶シ
リコン構造を有する半導体装置全般に適用できる
ものである。
第１図ａ〜ｄは従来の多結晶シリコン層間絶縁
膜形成方法を示す工程図、第２図ａ〜ｅは本発明
の一実施例における多結晶シリコン層間絶縁膜形
成方法を示す。 １……シリコン基板、２……選択酸化膜、３…
…第１ゲート酸化膜、４……第１（下層）多結晶
シリコン層、５……ホトレジスト、６……多結晶
シリコン間の層間絶縁膜（酸化ケイ素）、７……
第２ゲート酸化膜、８……第２（上層）多結晶シ
リコン層。
膜形成方法を示す工程図、第２図ａ〜ｅは本発明
の一実施例における多結晶シリコン層間絶縁膜形
成方法を示す。 １……シリコン基板、２……選択酸化膜、３…
…第１ゲート酸化膜、４……第１（下層）多結晶
シリコン層、５……ホトレジスト、６……多結晶
シリコン間の層間絶縁膜（酸化ケイ素）、７……
第２ゲート酸化膜、８……第２（上層）多結晶シ
リコン層。
Claims (1)
- １ 半導体基板上の絶縁膜の上に形成された多結
晶シリコン層を選択的にエツチングする工程と、
この多結晶シリコン層をマスクにして上記半導体
基板上の絶縁膜をエツチングする工程と、上記絶
縁膜のエツチングの際に形成された上記多結晶シ
リコン層のひさし状突出部を除去する工程と、上
記多結晶シリコン層上に熱酸化により絶縁膜を形
成する工程とをそなえたことを特徴とする多結晶
シリコン層間絶縁膜形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20289281A JPS58103154A (ja) | 1981-12-15 | 1981-12-15 | 多結晶シリコン層間絶縁膜形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20289281A JPS58103154A (ja) | 1981-12-15 | 1981-12-15 | 多結晶シリコン層間絶縁膜形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58103154A JPS58103154A (ja) | 1983-06-20 |
| JPS6248379B2 true JPS6248379B2 (ja) | 1987-10-13 |
Family
ID=16464923
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20289281A Granted JPS58103154A (ja) | 1981-12-15 | 1981-12-15 | 多結晶シリコン層間絶縁膜形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58103154A (ja) |
-
1981
- 1981-12-15 JP JP20289281A patent/JPS58103154A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58103154A (ja) | 1983-06-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2633555B2 (ja) | 半導体装置の製造方法 | |
| JPH0799189A (ja) | 半導体装置の製造方法 | |
| JPS6213814B2 (ja) | ||
| JPH07112020B2 (ja) | Ｅｐｒｏｍセルの製造方法 | |
| JPS6248379B2 (ja) | ||
| JPH0454390B2 (ja) | ||
| JP4309492B2 (ja) | 半導体装置の製造方法 | |
| JP2761334B2 (ja) | 半導体装置の製法 | |
| JPH0379864B2 (ja) | ||
| JPS6230494B2 (ja) | ||
| JPS5933873A (ja) | 半導体素子の製造方法 | |
| JPH0230124A (ja) | 半導体装置の製造方法 | |
| JPH01198061A (ja) | 半導体装置の製造方法 | |
| KR960006339B1 (ko) | 반도체장치의 제조방법 | |
| JPS6254940A (ja) | 半導体装置の製造方法 | |
| JPH0377376A (ja) | 半導体装置の製造方法 | |
| JPH0620138B2 (ja) | 薄膜型ｍｏｓ構造半導体装置の製造法 | |
| JPS5889869A (ja) | 半導体装置の製造方法 | |
| JPS6145859B2 (ja) | ||
| JPS5823745B2 (ja) | Ｍｏｓ ガタシユウセキカイロソウチノ セイゾウホウホウ | |
| JP2874070B2 (ja) | 半導体装置の製造方法 | |
| JPH0748494B2 (ja) | 半導体装置の製造方法 | |
| JPH01146341A (ja) | 多層配線の形成方法 | |
| JPS6181665A (ja) | 半導体領域の形成方法 | |
| JPS5974623A (ja) | 半導体集積回路の製造方法 |