JPS6242034B2 - - Google Patents

Info

Publication number
JPS6242034B2
JPS6242034B2 JP18534883A JP18534883A JPS6242034B2 JP S6242034 B2 JPS6242034 B2 JP S6242034B2 JP 18534883 A JP18534883 A JP 18534883A JP 18534883 A JP18534883 A JP 18534883A JP S6242034 B2 JPS6242034 B2 JP S6242034B2
Authority
JP
Japan
Prior art keywords
pattern
thin film
etching
metal thin
resist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP18534883A
Other languages
English (en)
Other versions
JPS6077979A (ja
Inventor
Chikao Ikeda
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Business Innovation Corp
Original Assignee
Fuji Xerox Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Xerox Co Ltd filed Critical Fuji Xerox Co Ltd
Priority to JP18534883A priority Critical patent/JPS6077979A/ja
Publication of JPS6077979A publication Critical patent/JPS6077979A/ja
Publication of JPS6242034B2 publication Critical patent/JPS6242034B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • ing And Chemical Polishing (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、金属薄膜のパターニング方法に係
り、特に、寸法精度の良好な薄膜パターンを得る
ための方法に関する。
〔従来技術〕 一般に、金属薄膜の微細パターンを形成するに
あたつては、スパツタリング法、蒸着法、あるい
は化学蒸着法(CVD法)等により、基板表面全
体に形成した膜上に、所定形状のレジストパター
ンを形成し、その後エツチングを施し、不用の部
分を溶解除去して、所望のパターンを形成すると
いう方法がとられている。
ところで、一枚の基板上に形成されるべきパタ
ーンは、いろいろな形状(面積)をもつ小パター
ンの組合わせであることが多い。たとえば、マス
ク設計によつて算出されたマスクパターンに基づ
くレジストパターンが第1図に示す如く、大パタ
ーンA1,中パターンA2,小パターンA3とより構
成されている場合、このレジストパターンを使用
した通常のエツチング工程を経て形成される金属
薄膜(例えばクロムの)パターンはa1,a2,a3
如く、パターン面積によつてサイドエツチ幅t1
t2,t3が異なり、パターン面積が大であるパター
ン程、サイドエツチが大きくすなわちt1>t2>t3
となるため、大パターンA1中の線幅の小さい部
分では断線が生じたり、設計されたマスクパター
ンに対して大きな誤差を生じてしまうという不都
合があつた。
すなわち、“大面積の金属導体(クロム)は小
面積のものより、エツチングの進行速度が速い”
ため、パターン面積の大小によつて、サイドエツ
チ量にばらつきが生じる。これは金属導体の面積
が大であるとその起電力が大きく、エツチング液
との電位差が大きくなり、一方面積が小であると
電位差が小さくなるためと考えられる。従つて、
パターン面積に差があるような複数の薄膜パター
ンを具えた微細パターンを形成するのは困難であ
つた。
〔発明の目的〕
本発明は、前記実情に鑑みてなされたもので、
同一基板上の各パターンのエツチング速度のばら
つきをなくし、寸法精度の良好な金属薄膜パター
ンを得ることを目的とする。
〔発明の構成〕
前記目的を達成するため、本発明は、各パター
ンを電気的に接続した状態でエツチングを施し、
各パターンの主要部のエツチングが終了したのち
に、電気的接続を除去することを特徴とするもの
で、これにより、エツチング時における各パター
ンの電位が等しくなるため、パターン面積の大小
によつてエツチング速度が変化することなく、各
部分でのばらつきのない、寸法精度の良好な金属
薄膜パターンの形成が可能となる。
〔実施例〕
以下、本発明の金属薄膜のパターニング方法を
図面を参照しつつ、実施例に基づいて説明する。
まず、グレーズ加工を施された基板1上に、蒸
着法によつて、膜厚3000〜5000ÅのクロムCr薄
膜2を形成する。
次いで、このクロム薄膜2の表面全体に、レジ
ストを膜厚2〜3μmとなるように塗布し、フオ
トリソ法によつて第2図に示す如く、大レジスト
パターンB1,中レジストパターンB2,最小線幅
50μmの小レジストパターンB3が線幅50μmの
接続レジストパターンB4によつて接続された形
状の第1のレジストパターン3を形成する。第2
図のA―A断面を第3図に示す。
このようにして形成された第1のレジストパタ
ーン3をマスクとし、硝酸第2セリウムアンモニ
ウム(NH42Ce(NO3617g+過塩素酸HClO45c.c.
+純水100c.c.からなるエツチング液に基板を2〜
3分浸漬し、露呈部のクロム薄膜をエツチング除
去し(主エツチング工程)、第4図に示す如き、
クロム薄膜のパターンを形成する。第4図のB―
B断面を第5図に示す。ここで大レジストパター
ンB1,中レジストパターンB2,小レジストパタ
ーンB3,接続レジストパターンB4に対応するク
ロム薄膜パターンは、夫々大パターンb1,中パタ
ーンb2,,小パターンb3,接続パターンb4とし
て、基板1上に形成される。このときの夫々のパ
ターン幅のレジストパターン幅に対する減退度す
なわちサイドエツチ量T1,T2,T3はほぼ等し
い。
更に、この基板上に、再度レジストを塗布し、
フオトリソ法により大パターンb1,中パターン
b2,小パターンb3を被覆すると共に、接続パター
ンb4を露呈させるようにに構成された第2のレジ
スストパターン(図示せず)を形成する。この第
2のレジストパターンをマスクとして、前記エツ
チング液によつて、接続パターンb4をエツチング
除去し(アフターエツチング工程)、第6図に示
す如きクロム薄膜パターンが形成される。
このようにして形成されたクロム薄膜パターン
においては、サイドエツチ量がどのパターンに対
してもほぼ等しく、ばらつきのない均一なエツチ
ングが施されており、寸法精度が極めて良好であ
る。
なお、接続パターンの形状については、実施例
に限定されることなく、パターンに影響を及ぼさ
ない範囲で、どのように形成しても良いことは言
うまでもない。
また、実施例においては、接続パターン除去の
ためのエツチング工程における第2のレジストパ
ターンの形成はフオトリソ法によつて行われた
が、パターンの形状によつては残すべきパターン
上を手塗りによつてレジスト被覆しても良い。
更に、実施例においては、クロム薄膜のパター
ニング方法について述べたが、アルミニウム、金
等の他の金属薄膜のパターニングに際しても適用
可能であり、夫々、適切なエツチング液を選択
し、同様の工程で寸法精度の良好な金属薄膜パタ
ーンが形成される。
また、エツチング工程中における各小パターン
の電気的接続手段は、必ずしも、レジストパター
ンによ必要はなく、使用するエツチング液に対し
て耐エツチング性を有する導電性テープ等を使用
してもよく、この場合はエツチング工程終了後、
該導電性テープを剥離すればよい。
〔発明の効果〕 以上、説明してきたように、本発明の金属薄膜
のパターニング方法によれば、基板表面に着膜さ
れた金属薄膜をレジストパターンをマスクとして
エツチング工程において、各パターンを電均的に
接続した状態に保持することにより、エツチング
工程中における各パターンの電位が等しくなるた
め、パターン面積の大小によつてエツチング速度
が変わることなく、各部分でのサイドエツチング
量が一定となる。従つて、均一なエツチングが可
能となり、寸法精度の良好な金属薄膜パターンの
形成が可能となる。
【図面の簡単な説明】
第1図は、従来法によつて金属薄膜パターニン
グを行つた場合のマスクパターンとエツチング後
の金属薄膜パターンの状態を示す図、第2図乃至
第6図は本発明実施例のクロム薄膜のパターニン
グ方法の工程説明図であり、なお、第3図は第2
図のA―A断面を示し、第5図は第4図は第4図
のB―B断面を示す図である。 1……基板、2……クロム薄膜、3……レジス
トパターン、A1,A2,A3……レジストパター
ン、a1,a2,a3……金属薄膜パターン、t1,t2,t3
……サイドエツチ幅、B1,B2,B3……レジスト
パターン、B4……レジストパターン(接続レジ
ストパターン)b1,b2,b3……クロムパターン、
b4……接続パターン。

Claims (1)

  1. 【特許請求の範囲】 1 基板表面に形成された金属薄膜を湿式法によ
    るエツチング工程により選択的に除去し、パター
    ン面積の異なる複数の薄膜パターンを形成する金
    属薄膜のパターニング方法において、前記エツチ
    ング工程中、形成されるべき複数の薄膜パターン
    を電気的に接続しておき、エツチング終了後、前
    記複数の薄膜パターンの電気的接続を切除せしめ
    るようにしたことを特徴とする金属薄膜のパター
    ニング方法。 2 前記エツチング工程は、 形成すべき薄膜パターンに対応する複数個の小
    レジストパターンと、これら小レジストパターン
    とを一体的に接続するための接続用レジストパタ
    ーンとからなるレジストパターンをマスクとして
    エツチングを行なう主エツチング工程と、 接続用レジストパターン下に残留する金属薄膜
    を除去するアフターエツチング工程とを含むこと
    を特徴とする特許請求の範囲第1項記載の金属薄
    膜のパターニング方法。
JP18534883A 1983-10-04 1983-10-04 金属薄膜のパタ−ニング方法 Granted JPS6077979A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18534883A JPS6077979A (ja) 1983-10-04 1983-10-04 金属薄膜のパタ−ニング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18534883A JPS6077979A (ja) 1983-10-04 1983-10-04 金属薄膜のパタ−ニング方法

Publications (2)

Publication Number Publication Date
JPS6077979A JPS6077979A (ja) 1985-05-02
JPS6242034B2 true JPS6242034B2 (ja) 1987-09-05

Family

ID=16169215

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18534883A Granted JPS6077979A (ja) 1983-10-04 1983-10-04 金属薄膜のパタ−ニング方法

Country Status (1)

Country Link
JP (1) JPS6077979A (ja)

Also Published As

Publication number Publication date
JPS6077979A (ja) 1985-05-02

Similar Documents

Publication Publication Date Title
JPS61171131A (ja) 半導体上にパタ−ン化された導電層を形成する方法
US4451554A (en) Method of forming thin-film pattern
US4261792A (en) Method for fabrication of semiconductor devices
JPS5812315A (ja) 薄膜コイルの製造方法
JPS6242034B2 (ja)
JPH0681173A (ja) 金属膜パターン形成方法
KR100299875B1 (ko) 전극단자및전극단자의제조방법
JP3126862B2 (ja) 金属パターンの形成方法
JPS6097691A (ja) 厚膜薄膜配線基板の製造方法
JPH0380410A (ja) 薄膜磁気ヘッドおよびその製造方法
JP2946102B2 (ja) パターン形成方法
JPS5855686B2 (ja) 表面弾性波装置の製造方法
JPS6323680B2 (ja)
JPS6325519B2 (ja)
JPS6262041B2 (ja)
JPH0645525A (ja) 薄膜抵抗素子の製造方法
KR920002026B1 (ko) 다층사진공정을 이용한 금속층 연결방법
JPH0548245A (ja) 薄膜電極パターン形成方法
JPH03154214A (ja) 導体パターン形成方法と磁気ヘッドの製造方法
KR0153980B1 (ko) 평탄화방법
JPH07273280A (ja) 薄膜パターンの形成方法
JPS6140004A (ja) 抵抗器のパタ−ン形成方法
JPS6261334A (ja) パタ−ンの形成方法
JPS581544B2 (ja) 半導体装置の製造方法
KR960002487B1 (ko) 자기저항 소자의 제조방법