JPS6236843A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS6236843A
JPS6236843A JP17644485A JP17644485A JPS6236843A JP S6236843 A JPS6236843 A JP S6236843A JP 17644485 A JP17644485 A JP 17644485A JP 17644485 A JP17644485 A JP 17644485A JP S6236843 A JPS6236843 A JP S6236843A
Authority
JP
Japan
Prior art keywords
wiring
layer
oxide film
aluminum
wiring layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP17644485A
Other languages
English (en)
Other versions
JPH0738390B2 (ja
Inventor
Fumio Yanagihara
柳原 文雄
Yoshinobu Monma
門馬 義信
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP60176444A priority Critical patent/JPH0738390B2/ja
Publication of JPS6236843A publication Critical patent/JPS6236843A/ja
Publication of JPH0738390B2 publication Critical patent/JPH0738390B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 多層配線構造において、アルミニウム電極に不働態化を
施して配線の信頼度を向上させる。
〔産業上の利用分野〕
本発明は半導体装置の製造方法に関するもので、更に詳
しく言えば、アルミニウム(A/)で多層配線を構成す
る場合に、Aρ配線の突起や陥没を防止するよう A7
!配線を形成する方法に関するものである。
〔従来の技術〕
半導体装置の電極は八ziたはA1合金で作られる例が
多い。ところで、半導体装置にi電極を形成した後に、
当該装置に化学気相成長法(CVD )法、プラズマ法
で各種の膜(N間絶縁膜、保護膜など)が成長される例
も多く、そのとき当該装置は例えば400℃のCVD装
置内におかれることがあり、更にはグイ付けなどの熱処
理も行われる。Alは400膜程度の温度では溶融する
には至らないものの、この温度になるとへ1電極内の 
・AI!原子が動き始め、例えば基板のシリコン(Si
)と反応を起すだけでなく、Alが同じ状態を保つこと
ができなくなり、Al電極に突起や陥没が発生し、そこ
から湿気が入ったり断線したりして半導体装置の信頼度
を低下する原因となっている。
上記の問題を解決するために、Alを堆積(depos
it ) シた後に、A1全面を電気化学的に処理(陽
極酸化)してAl電極をち密なAfの酸化膜(Alt2
03膜)で覆い、後続熱処理でのA1の突起などを防止
することが行われる。
(発明が解決しようとする問題点) 上記した如くに陽極酸化を施してA7!電極の表面にち
密な酸化膜を形成しても、A1!配線パターンを形成す
るとき従来と同様の問題が発生した。
第3図の断面図を参照すると、半導体基板31上にA1
配線32を被着し、その表面に陽極酸化によっで酸化膜
33を形成する。その段階でへβ配線32の表面はち密
な酸化膜33で覆われているのであるが、A1配線のパ
ターニングを行なった場合、Al配線32が後続工程で
熱処理(400’c程度)を受けると、Al配線の両側
部ではAlそのものが露出するので、従来例と同様に横
突起34やエツジ陥没35が形成され、それらが従来と
同様断線の原因となる問題がある。
または、第4図の平面図を参照すると、半導体基板31
上に八〇を被着したとき、 ^ρ全全面表面に陽極酸化
によって酸化膜を形成する。次いで、八βをパターニン
グし同図に示される如き配線パターン36a、 36b
、 36cを形成すると、これらのパターンの側部には
第3図に示した如き横突起やエツジ陥没が発生ずる。し
かも、このようなパターンを電気的につないで再度陽極
酸化を施しパターンの側部にAl4203膜を形成する
ことは現実にはなしえない。
本発明はこのような点に12で創作されたもので、突起
や陥没の発生が防止されたAl電極の形成力法を提供す
ることを目的とする。
〔問題点を解決するための手段〕
第1図(a)ないしif)は本発明方法を実施する工程
におけるA7!電極の断面図である。
第1図において、同図fa)に示される如く半導体基板
11上にAIを堆積し、それをパターニングして第1層
配線12を作り、同図fb)に示される如く後工程の層
間絶縁膜を成長するときに用い斧装置内で酸素プラズマ
処理によって第1層AI!配線12ノ全表面を酸化して
酸化膜13を作り、同図(C1に示される如く同一装置
内で層間絶縁膜14を成長し、同図fdlに示される如
(層間絶縁膜14と酸化膜13を通してコンタクト窓1
5を窓開けし、同図te+に示される如く第2層AA配
線16を形成し、同図(flに示される如く酸素プラズ
マ処理でAl配線16の表面に酸化膜17を形成する。
[作用〕 従来例では、第1層配線12の側部はAI!が露出し、
その結果後続工程の熱処理によって突起、陥没が発生し
たのであるが、本発明実施例においては、側部もち密な
酸化膜13で覆われているので突起、陥没が発生するこ
となく、最後に第2層Ae配線16の表面に酸化膜を形
成すると、信頼度の高い、すなわち断線の原因となる突
起、陥没がなく、しかもAff間の良好なコンタクトの
とれたAIの多層配線構造が得られるものである。
[実施例〕 以下、図面を参照して本発明の実施例を詳細に説明する
第1図に戻ると、同図(alに示される如く半導体基板
11(例えばシリコンウェハ)上に1μmの厚さにスパ
ッタまたは蒸着により Alを堆積し、それを通常の技
術でパターニングして第1層配線12を形成する。この
段階で、^l配線の表面および側部ではllI!金属が
露出している。
次に後続の層間絶縁膜を成長する工程に用いる例えばC
νD装置内で、酸素プラズマによる第1層〈6) 配線12の酸化を行う。そのためには、第2図の断面図
に示される装置を用い、同図において、21は] To
rr程度に減圧されたチャンバ、22は電極、23ば高
周波電源、24は02ガス供給口、25ば排気口で、チ
ャンバ21内はAIl配線12の酸化のときヒータ26
によって200〜300℃の温度に加熱されている。
次いで同一装置内で温度を400〜450℃に昇温しで
例えば燐・シリケート・ガラス(PSG )で層間絶縁
膜14を成長する(第1図(C))。このとき、第1層
i配線12はほぼ前記範囲内の温度にまで加熱されるが
、表面と側面が酸化膜13で覆われているので従来例の
如く突起、陥没が発生ずることはない。
次いで、通常のドライエツチングによって層間絶縁膜1
4と第1層へl配線12の表面の酸化膜13を通し第1
図(dlに示される如くコンタクI・窓15を窓開けす
ると、第1層i配線12の表面はへβ金属が露出する。
次に第1図Fe+に示される如く全面に第2層のAρ配
線16を堆積する。このとき、第1.l1Ax配線12
の表面ば露出しているので第1層へで配線12と第2層
配線16との間には良好なコンタクトがとれることにな
る。
次いで同一装置内で第1NAβ配線ゴロの表面をプラズ
マ酸化して酸化膜17を形成する。
引続き第3層、第4層0001.のi配線を形成する場
合は上記した工程を繰り返す。そして、下層i配線のプ
ラズマ酸化、層間絶縁膜の成長はすべて同一装置内で実
施されるので、作業性は著しく改善される。
なお、上記の方法は、酸素プラズマを発生する装置を用
いる場合を例にとって説明したが、本発明の方法は酸化
剤による純化学反応を用いても実施されうる。
第1図(alの如くに第1層i配線12を形成した後に
、公知の純化学反応により酸化膜13を形成し、第2図
の装置を用いて層間絶縁膜14を形成し、第1図(di
に示される如くコンタクト窓15を窓開けし、第1図(
e)に示される如く第2層配線16を形成した後に、再
度純化学反応によって酸化1漠17を形成することもで
きる。
〔発明の効果〕
以上述べてきたよ・うに本発明によれば、へρ配線のコ
ンタクトをとりつつ多層B配線を形成するとき、従来例
にみられたへβ配線の突起、陥没が発生ずることは防止
され、かつ、コンタクトをとるときは酸化膜のない^l
相互間でコンタクトするので、良好なコンタクトが断線
などのおそれなく形成され、半導体装置の信頼性向」二
に有効である。
【図面の簡単な説明】 第1図falないしくf)は本発明実施例の工程を示す
断面図、 第2図は酸素プラズマ発生装置の断面図、第3図は従来
例の問題点を示す断面図、第4図は従来例の問題点を示
す平面図である。 第1図において、 11は半導体基板、 】2は第1NAβ配線、 13は酸化膜、 14ば層間絶縁膜、 15ばコンタクト窓、 16は第2層へβ配線、 17は酸化膜である。 、LMし5月方ジ歎二ネl@面図 第1図 峻tアラス゛゛マ樋シ住、1置瀬”f7図第2図 あ

Claims (1)

  1. 【特許請求の範囲】 半導体装置のアルミニウム配線を形成する方法にして、 半導体基板(11)上にアルミニウムを被着しそれをパ
    ターニングして第1層アルミニウム配線(12)を形成
    する工程、 第1層アルミニウム配線の表面および側部上に酸化膜(
    13)を形成する工程、 半導体基板(11)上に層間絶縁膜(14)を成長する
    工程、 層間絶縁膜(14)と酸化膜(13)を通し第1層アル
    ミニウム配線(12)に達するコンタクト窓(15)を
    窓開けする工程、 半導体基板(11)上に第2層アルミニウム配線(16
    )を被着する工程、および 第2層アルミニウム配線(16)の表面を酸化して酸化
    膜(17)を形成する工程を含むことを特徴とする半導
    体装置の製造方法。
JP60176444A 1985-08-10 1985-08-10 半導体装置の製造方法 Expired - Lifetime JPH0738390B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60176444A JPH0738390B2 (ja) 1985-08-10 1985-08-10 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60176444A JPH0738390B2 (ja) 1985-08-10 1985-08-10 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS6236843A true JPS6236843A (ja) 1987-02-17
JPH0738390B2 JPH0738390B2 (ja) 1995-04-26

Family

ID=16013808

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60176444A Expired - Lifetime JPH0738390B2 (ja) 1985-08-10 1985-08-10 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH0738390B2 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5315088A (en) * 1976-07-27 1978-02-10 Nec Corp Multilayer wiring structure
JPS551129A (en) * 1978-06-19 1980-01-07 Chiyou Lsi Gijutsu Kenkyu Kumiai Manufacture of semiconductor device
JPS57176747A (en) * 1981-04-23 1982-10-30 Fujitsu Ltd Manufacture of semiconductor device
JPS594027A (ja) * 1982-06-30 1984-01-10 Toshiba Corp 半導体装置の製造方法
JPS60175439A (ja) * 1984-02-20 1985-09-09 Matsushita Electronics Corp 多層配線形成方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5315088A (en) * 1976-07-27 1978-02-10 Nec Corp Multilayer wiring structure
JPS551129A (en) * 1978-06-19 1980-01-07 Chiyou Lsi Gijutsu Kenkyu Kumiai Manufacture of semiconductor device
JPS57176747A (en) * 1981-04-23 1982-10-30 Fujitsu Ltd Manufacture of semiconductor device
JPS594027A (ja) * 1982-06-30 1984-01-10 Toshiba Corp 半導体装置の製造方法
JPS60175439A (ja) * 1984-02-20 1985-09-09 Matsushita Electronics Corp 多層配線形成方法

Also Published As

Publication number Publication date
JPH0738390B2 (ja) 1995-04-26

Similar Documents

Publication Publication Date Title
JPH0226055A (ja) 半導体装置の製造方法
JPS61180458A (ja) 半導体装置の製造方法
JPS6236843A (ja) 半導体装置の製造方法
JPS62277750A (ja) 多層配線の形成方法
JPS63250155A (ja) 半導体装置の製造方法
JPH04199628A (ja) 半導体装置の製造方法
JPH04196122A (ja) 半導体装置の製造方法
JPS5943549A (ja) アルミニウム配線層の形成方法
JPS61196555A (ja) 多層配線の形成方法
JPS61256743A (ja) 半導体装置の製造方法
JPS61113259A (ja) 半導体装置の製造方法
JPS63293948A (ja) 層間絶縁膜の形成方法
JPS6151940A (ja) 半導体装置の配線構造
JPS639952A (ja) 半導体装置の製造方法
JPS61268044A (ja) 半導体装置の製造方法
JPS6029224B2 (ja) 半導体集積回路装置
JPS6037150A (ja) 半導体装置の製造方法
JPS6181665A (ja) 半導体領域の形成方法
JPH01200651A (ja) 半導体装置の製造方法
JPS61280636A (ja) 半導体装置の製造方法
JPS63289880A (ja) ジョセフソン接合素子の製造方法
JPH0273651A (ja) 半導体装置
JPH03153033A (ja) 半導体装置の製造方法
JPS6057705B2 (ja) 半導体集積回路装置
JPH0223030B2 (ja)