JPS6230466B2

JPS6230466B2 -

Info

Publication number: JPS6230466B2
Application number: JP56031303A
Authority: JP
Inventors: Nobuhisa Kobayashi; Kinji Mori; Koichi Ihara; Katsuaki Ikeda
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1981-03-06
Filing date: 1981-03-06
Publication date: 1987-07-02
Also published as: JPS57146361A

Description

【発明の詳細な説明】本発明は、共通伝送路などの情報媒体に接続さ
れた複数の情報処理装置により、１つの仕事の一
連のデータ処理を分散して処理する分散処理方法
に関する。

従来、複数の処理装置により、１つの仕事の一
連のデータ処理を分散して処理する場合、１つの
処理装置が他の複数の処理装置のプログラム実行
管理を行なつていた。この従来方式では、管理用
の処理装置の管理プログラムが他の複数の処理装
置のプログラムのスケジユーリング等のため、非
常に複雑になるという欠点がある。また、この管
理用の処理装置が故障すると、全体のシステムが
ダウンするという欠点がある。また、管理用の処
理装置に情報が集中するため、処理速度が遅くな
るという欠点がある。

なお、処理速度を早くするため、管理用処理装
置を、専用処理装置、すなわち、データの流れを
制御し、データの内容に応じてデータの流れ先の
処理装置を決めてそこにデータを流すデータ分配
器（アービトレイター）および、各処理装置での
処理結果を集め、メモリなどの情報媒体へデータ
を分配する装置（デイストリビユーター）とで構
成することも行なわれているが、装置構成が複雑
になるという欠点がある。また、アービトレイタ
ーおよびデイストリビユータは、各処理装置のア
ドレスを把握する必要があるため、システム処理
装置が増設されたとき、これらのアドレスも更新
しなければならないという煩雑さもある。

本発明は上記従来技術の欠点を解決するために
なされたものであり、管理用処理装置の管理なし
に、各処理装置で、一連のデータ処理のそれぞれ
を分散して処理することができる分散処理方法を
提供することを目的とする。

このため、共通伝送路などの情報媒体に接続さ
れた処理装置により、１つの仕事の一連のデータ
処理を分散して処理する分散処理方法において、
一連処理のそれぞれを実行するためのプログラム
を各処理装置に分散記憶させ、各処理装置または
そのプログラム（以下これらを処理モジユールと
いう）の起動は、このプログラムを実行するのに
必要なデータが伝送路から自己装置内に取り込ま
れ、それがそろつたときに行なうようにした。

以下、本発明を実施例により詳細に説明する。

第１図は、本発明の方法が適用されるシステム
の全体構成図である。同図において、１１〜１６
は、その内部のメモリに上記処理モジユールとし
てのアプリケーシヨンプログラムを格納し、これ
を実行する処理装置であり、３は矢印方向への一
方向性ループ伝送路である。２１〜２６は、処理
装置１１〜１６と伝送路３との間のデータの交換
制御を行なう伝送制御装置である。処理装置１１
〜１６の処理結果（データ）は伝送制御装置２１
〜２６を経て、伝送路３に送信される。伝送制御
装置２１〜２６は、伝送路３上のデータが自己の
伝送制御装置に接続されている処理装置に必要な
ものであるかどうか判定し、必要と判定したとき
のみ、自己に接続されている、処理装置にこのデ
ータを送る。各処理装置１１〜１６はその内部に
記憶したアプリケーシヨンプログラムの実行に必
要なすべてのデータがそろつた時点で、これらの
データを用いてこのプログラムの処理を実行す
る。

第２図は、処理装置１１の内部構成を示したも
のである。他の処理装置１２〜１６も処理装置１
１と同じ構成になつている。同図において、１０
１は処理装置１１内の記憶装置、１０２は演算装
置、１０３は伝送制御装置２１への送信用レジス
タ、１０４は伝送制御装置２１からの受信用レジ
スタ、１１１〜１１ｎはｎ個の受信データー時格
納レジスタ（以下、バツフアレジスタと称する）
であり、１０３，１０４，１１１〜１１ｎのレジ
スタは、演算装置１０２により制御されている。
１０５は、タイマである。

各処理装置のメモリ１０１内のプログラムの実
行のためには所定の入力データが必要であり、そ
の入力データが、完全にそろうまでは、各処理装
置は、そのプログラムの実行待ちの状態にあるも
のとする。ここでは、説明を具体的にするため
に、処理装置１１〜１３の各メモリ１０１内に、
それぞれ、次の入出力関係にある処理を行なうプ
ログラムが格納されている場合を、例をあげて説
明する。

Ｃ＝F₁（Ａ、Ｂ） ……(1) Ｅ＝F₂（Ｃ、Ｄ） ……(2) Ｄ＝F₃(C) ……(3) ここで、F₁、F₂、F₃は、それぞれ処理装置１
１〜１３の各メモリ１０１内に格納されているプ
ログラムの処理内容を示したものであり、右辺の
かつこ中の入力データを必要とし、左辺のデータ
を出力するものとする。Ａ、Ｂ、Ｃ、Ｄ、Ｅは、
スカラーであつても、ベクトルであつてもよい
が、ここでは、説明の簡単化のためスカラーとす
る。

処理装置１１は、電源立ち上げの時（あるいは
処理内容F₁のプログラムが記憶装置１０１に記
憶されるとき）、処理内容F₁のプログラムを実行
するのに必要なデータＡおよびＢの内容を示す識
別コードCAおよびCBを、自己が接続されている
伝送制御装置２１に送信する。伝送制御装置２１
はその内部メモリ（図示せず）に識別コードCA
およびCBを記憶する。同様にして処理装置１２
からデータＣおよびＤの識別コードCCおよびCD
が伝送制御装置２２へ、処理装置１３からデータ
Ｃの識別コードCCが伝送制御装置２３に送信さ
れる。このようにして、処理装置１１，１２，１
３内の各メモリ１０１に記憶された処理内容
F₁，F₂，F₃のプログラムを実行するのに必要な
データＡおよびＢ，ＣおよびＤ，Ｃを、伝送制御
装置２１，２２，２３にそれぞれ伝送路３から取
込み、処理装置１１，１２，１３に送る準備がと
とのえられる。

まず、第４図Ａに示すような、処理装置１６か
ら１１へのデータＡの送信が次のようにして行な
われる。処理装置１６は、自己の出力データＡお
よびその内容を表わす識別コードCAを伝送制御
装置２６に出力する。伝送制御装置２６は、第３
図に示すように、送られてきた識別コードCAを
エリア３１に、データＡをエリア３４にセツト
し、かつ、自己のアドレスを発信元アドレスエリ
ア３２に、自己から発信される第何番目のメツセ
ージであるかを示す通番を通番エリア３３にセツ
トして、メツセージMAを作る。このようにして
作られたメツセージMAを伝送路３に時計まわり
に送信する。

伝送制御装置２１は、伝送路３から送られてき
たメツセージMAのアドレスエリア３２のアドレ
スと自己のアドレスとが一致しないことを検出す
ると、このメツセージMAを次の伝送制御装置２
２へ転送する。また、この処理と並行して、この
メツセージの識別コードCAが自己の内部メモリ
に記憶されているかどうかサーチする。この場
合、自己の内部メモリに記憶されているので、こ
のメツセージMAのデータＡのコピーを処理装置
１１へ送る。

伝送制御２２，２３，２４，２５は、メツセー
ジMAが自己発信メツセージでないので、このメ
ツセージMAを受信すると時計まわりに転送す
る。また、内部メモリにこのメツセージMAの識
別コードCAが記憶されていないので、処理装置
にメツセージMAのコピーデータを送信しない。
メツセージMAがループ３を一巡して伝送制御装
置２６に戻つてくると、伝送制御装置２６は自己
のアドレスとメツセージMAのエリア３２の発信
元アドレスとが一致することにより、このメツセ
ージMAが自己発信のメツセージであることを検
出し、伝送路３からこのメツセージMAを消去す
る。また、送信バツフア内のメツセージのうち、
このメツセージMAと同じ通番のものを消去す
る。メツセージMAが所定時間内に戻つてこなけ
れば送信バツフア内のこのメツセージMAを読み
出し、再送信する。

伝送制御装置２６から再送信があつたとき、伝
送制御装置２１，２２，２３，２４，２５では、
２重受信をさけるため、同一の発信元アドレスお
よび通番を有するメツセージを所定時間内に２度
以上受信したときは、この２度目以降に受信した
メツセージは再送メツセージとして受信せず、転
送のみ行なう。

以上のような、受信先アドレスなしの伝送方法
については、本出願人の先願「共通伝送路を用い
た制御情報の伝送方法」（特願昭55−13725）にも
詳しく述べられているので、詳細な説明は省略す
る。

データＡが伝送制御装置２１から処理装置１１
へ上述のように送信されると、データＡは処理装
置１１内の受信用レジスタ１０４を経て識別コー
ドCAに対応したバツフアレジスタ１１１にセツ
トされる。演算装置１０２はデータがバツフアレ
ジスタ１１１，１１２にセツトされたかどうか監
視している。バツフアレジスタ１１２にはまだデ
ータがセツトされていないので、演算装置１０２
は処理内容F₁のプログラムの実行をせず、さら
にレジスタ１１１，１１２の監視をつづける。

次に、第４図Ｂに示すデータＢの送信が、第４
図ＡのデータＡの送信と同様にして行なわれる。
すなわち、処理装置１５から、データＢが伝送制
御装置２５に送信され、伝送制御装置２５でデー
タＢを含むメツセージMAが作られ、それが伝送
制御装置２５から伝送路３へ送信され、伝送路３
を一巡して戻つてきたときに伝送制御装置２５で
消去される。データＢの内容を示す識別コード
CBは前述したように伝送制御装置２１内のメモ
リに記憶されているので、伝送制御装置２１はメ
ツセージMBのデータＢを前述したデータＡの場
合と同様に、処理装置１１へ送信する。

このデータＢは処理装置１１内の、識別コード
CBに対応したバツフアレジスタ１１２にセツト
される。バツフアレジスタ１１１および１１２を
監視している演算装置１０２は、レジスタ１１１
および１１２にデータＡおよびＢがセツトされた
ことを検出すると、記憶装置１０１内の処理内容
F₁のプログラムの実行を開始する。データＡお
よびＢを入力データとし、処理内容F₁のプログ
ラムの処理を実行し、その処理結果として、デー
タＣを算出する。

次に、第４図Ｃに示すデータＣの送信が行なわ
れる。すなわち、処理装置１１の演算装置１０２
は、データＣおよびデータＣの内容を表わす識別
コードCCを伝送制御装置２１へ送信する。伝送
制御装置２１は第３図のエリアからなるデータＣ
のメツセージMCを作り、ループ３に送信する。
識別コードCCをその内部メモリに有する伝送制
御装置２２および２３は、前述したと同様に、こ
のメツセージMCのデータＣのコピーを、それぞ
れ処理装置１２および１３に送信する。処理装置
１２および１３のバツフアレジスタ１１１にデー
タＣがセツトされる。

処理装置１３内の演算装置１０２はバツフアレ
ジスタ１１１内にデータＣがセツトされたことを
検出すると、このデータを入力データとして記憶
装置１０１内の処理内容F₃のプログラムを実行
する。その処理の結果、データＤが算出される。

データＤは第４図Ｄに示すように伝送され、処
理装置１２内のバツフアレジスタ１１２にセツト
される。処理装置１１内の演算装置１０１は、バ
ツフアレジスタ１１１および１１２にデータＣお
よびＤがセツトされ、処理内容F₂のプログラム
のデータがそろつたことを検出すると、データＣ
およびＤを入力データとしてこのプログラムを実
行し、その結果、データＥを算出する。

データＥは第４図Ｅに示すように、前述と同様
にして処理装置１２から１４に伝送される。処理
装置１４は処理完了メツセージを伝送路３に送信
する。各処理装置１１，１２，１３は処理装置１
４からのこの処理完了メツセージを受信すると、
自己のバツフアレジスタ１１１，１１２，…１１
ｎをリセツトし、待機状態に戻り、次回の処理に
備える。このようにして、１回の処理を完了す
る。

なお、上述の説明では、処理完了メツセージに
よりバツフアレジスタ１１１，１１２，…１１ｎ
のリセツトを行なつていたが、このリセツトは、
各処理装置での各自処理が完了した時点で各処理
装置ごとに行なつてもよい。また、上記実施例で
は、各バツフアレジスタは、所定の識別コードに
対応したデータのみを記憶するようにしていた
が、たとえば、第５図に示すように、識別コード
1111、データ1112、フラグ1113を記憶するように
すれば、必ずしもこのような対応記憶をしなくて
もよい。すなわち、識別コード1111により、セツ
トされたデータ1112の内容が検出でき、フラグ
1113により、データがセツトされたかどうかが検
出できる。フラグ1113はデータがセツトされたと
き、“１”にセツトされ、リセツトされたとき、
“０”にリセツトされる。

次に、このシステムの異常検出について述べ
る。処理装置に実行待ちのプログラムがあるにも
かかわらず、一定時間Ｔ_naxの経過後も、その必
要とする入力データが、到達しないならば、実行
待ち状態開始時刻からの経過時間Ｔを、各処理装
置内のタイマ１０５によつて、それを知り、未到
達データの存在を伝送路に送出するとともに、そ
の実行待ちプログラムの種類により、再度実行待
ちを繰り返えすか、または、未到達データの存在
を考慮したプログラムの実行を行なう。この異常
処理は、伝送路上に、異常処理のための処理装置
を設けても実行できる。タイマ１０５は、最先の
メツセージMAによつて起動され、処理完了メツ
セージで停止する。例えば、異常処理専用の処理
装置を、処理装置１４とする。処理装置１４は、
伝送路３上に送信されたメツセージの識別コード
により、どの処理装置のプログラムが起動される
かを検出する。すなわち、この装置１４は、常
時、ループ上を流れるメツセージを監視し、一定
時間Ｔ_nax以上経過しても次のメツセージが流れ
てこないと、この次のメツセージを発生すべきプ
ログラムを持つレジスタを選び出し、この選び出
した処理装置に異常が生じたとして、この処理装
置のアドレスをデータエリア３４にセツトした異
常メツセージをループ伝送路３に同報メツセージ
として送信する。同報メツセージは各処理装置に
周知の方式で取り込まれる。これにより、他の全
ての処理装置は、どの処理装置に異常が生じたか
を識別できる。このように、各処理装置内のプロ
グラムの処理は、入力データのみにより、起動さ
れ、実行後、その処理結果のデータを伝送路３上
に送出する。各処理装置は、独立に動作しうるた
め、各部分処理を並列に処理でき、システム全体
として、処理の高速化がはかられる。

上述の説明では、伝送路は、ループ伝送路を用
いたが、バス伝送路によつても、同様な動作が、
可能である。

以上説明したように、本発明によれば、次の効
果が得られる。

(1) 各処理装置はデータの到着によつてプログラ
ムを起動するようにしたため、各処理装置のプ
ログラム起動タイミングをスケジユーリングす
るための処理を不要にできる。したがつて、シ
ステム設計が簡単になる。また、データを１ケ
所に集めたり、分配したりする必要がないので
処理が高速である。

(2) 各処理装置に処理を分散させ、かつ、システ
ム全体を管理する管理用処理装置をなくしてい
るため、１つの処理装置（管理用処理装置）の
故障がただちにシステムダウンにつながるよう
な事態をさけることができる。また、前述のア
ービトレイターやデイストリビユータが不要で
あり、システム構造が簡単になる。

(3) 各処理装置での仕事実行手順は同じであり、
また、メツセージに送信先アドレスを付けない
送信方式を採用しているため、システムの拡
張、縮小が容易である。

(4) 各処理装置は独立に動作し、並列処理ができ
るので、システム全体の処理が高速にできる。

【図面の簡単な説明】

第１図は本発明のシステムの全体構成図、第２
図は処理装置のブロツク図、第３図はメツセージ
の構成図、第４図Ａ〜Ｅは本システムのデータの
流れを示す概略図、第５図はバツフアレジスタに
記憶されるデータの構成図である。１１〜１６……処理装置、２１〜２６……伝送
制御装置、３……伝送路、１１１〜１１ｎ……バ
ツフアレジスタ。

Claims

【特許請求の範囲】１複数の処理モジユールを備え、該処理モジユ
ールの処理結果を情報媒体に送出する機能を有す
る情報システムにおいて、上記複数の処理モジユ
ールは夫々独立に処理を実行し、該実行結果に情
報の内容を示す識別信号を付して上記情報媒体に
送出するステツプと、上記情報媒体に送出された
情報が自己に必要な情報か否かを上記識別信号に
基づいて判断するステツプと、少くも１つの上記
処理モジユールにおいて各処理モジユールの処理
に必要な情報が揃つたか否かを検知するステツプ
と、該情報が揃つたとき自己の処理を実行するス
テツプを有することを特徴とする分散処理方法。２上記情報システムが上記情報媒体としての共
通伝送路に接続された複数の情報処理装置よりな
り、上記処理モジユールが該情報処理装置に分散
して配置されており、各処理モジユールの上記自
己に必要な情報および出力情報を上記共通伝送路
を介して報知する第１項記載の分散処理方法。３前記判断するステツプは、自己処理モジユー
ルが記憶している識別信号と上記情報媒体に送出
された識別信号を比較し、一致したとき、自己に
必要な情報と判断する第１項記載の分散処理方
法。