JPS62286140A - 代替メモリ領域の制御装置 - Google Patents
代替メモリ領域の制御装置Info
- Publication number
- JPS62286140A JPS62286140A JP61129915A JP12991586A JPS62286140A JP S62286140 A JPS62286140 A JP S62286140A JP 61129915 A JP61129915 A JP 61129915A JP 12991586 A JP12991586 A JP 12991586A JP S62286140 A JPS62286140 A JP S62286140A
- Authority
- JP
- Japan
- Prior art keywords
- memory area
- alternative
- data
- area
- storage device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 3
- 239000013256 coordination polymer Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 1
- 230000002747 voluntary effect Effects 0.000 description 1
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
３、発明の詳細な説明
〔産業上の利用分野〕
この発明は補助記憶装置にデータを書き込む時の、代替
メモリ領域の制御装置に関する。
メモリ領域の制御装置に関する。
一般に、中央処理装置（ＣＰ Ｕ）を含む計算機から処
理データ等を補助記憶装置に転送することが常時行なわ
れている。この際、データ転送先のメモリ領域に事故が
発生すると、転送を中断し、予め設定してあった代替メ
モリ領域に改めてデータを転送するようになっている。
理データ等を補助記憶装置に転送することが常時行なわ
れている。この際、データ転送先のメモリ領域に事故が
発生すると、転送を中断し、予め設定してあった代替メ
モリ領域に改めてデータを転送するようになっている。
第２図は従来の代替メモリ領域制御の構成図を示し、補
助記憶袋Ｍ２０はフロッピィディスク等からなり、パス
ライン２１を介してＣＰ［Ｊ側へ接続されている。補助
記憶装置２ｏはデータが書き込み、読み出しされるメモ
リ領域２２を有し、メモリ領域２２にはｊ順番にアドレ
スＡ、Ａ＋ １．−等が付けられている。
助記憶袋Ｍ２０はフロッピィディスク等からなり、パス
ライン２１を介してＣＰ［Ｊ側へ接続されている。補助
記憶装置２ｏはデータが書き込み、読み出しされるメモ
リ領域２２を有し、メモリ領域２２にはｊ順番にアドレ
スＡ、Ａ＋ １．−等が付けられている。
而して、始めの方のアドレスＡ−Ａ＋ｎのメモ ・１
９領域２３には、代替メモリ領域情報が予めＣＰＵより
書き込まれている。この代替メモリ領域情報は、データ
転送中（書き込み）のメモリ領域に異常が発生した場合
は、その転送を中断し、転送中のメモリ領域に替る別の
メモリ領域のアドレスを指示し、かつ第２の代替メモリ
領域を更に指示するものである。
９領域２３には、代替メモリ領域情報が予めＣＰＵより
書き込まれている。この代替メモリ領域情報は、データ
転送中（書き込み）のメモリ領域に異常が発生した場合
は、その転送を中断し、転送中のメモリ領域に替る別の
メモリ領域のアドレスを指示し、かつ第２の代替メモリ
領域を更に指示するものである。
アドレスＡ、 ＋ Ｈ＋ １〜Ａ＋Ｂのメモリ領域２４
はＣＰＵからのデータを書き込み格納するために確保さ
れており、アドレスＡ＋Ｂ＋１〜Ａ＋Ｃのメモリ領域２
５はその代替用として予め指定されている。今ＣＰＵ側
から補助記憶装置２０にデータ書き込み時に、メモリ領
域２４にエラーを検出した場合、ＣＰＵ″はメモリ領域
２４への書き込みを中断し、その代替領域を知るために
、メモリ領域２３から代替メモリ領域情報を読み出す。
はＣＰＵからのデータを書き込み格納するために確保さ
れており、アドレスＡ＋Ｂ＋１〜Ａ＋Ｃのメモリ領域２
５はその代替用として予め指定されている。今ＣＰＵ側
から補助記憶装置２０にデータ書き込み時に、メモリ領
域２４にエラーを検出した場合、ＣＰＵ″はメモリ領域
２４への書き込みを中断し、その代替領域を知るために
、メモリ領域２３から代替メモリ領域情報を読み出す。
次に、ｃｐｕはこの代替情報に従って、代替用のメモリ
領域２５に改めてデータを吉き込む。その後、ＣＰＵは
データ格納後の最終アドレスＡ十Ｂを検出し、メモリ領
域２３内に、新たな代替メモリ領域情報１例えばアドレ
スＡ＋Ｃ＋ １以降を指定して書き込む。
領域２５に改めてデータを吉き込む。その後、ＣＰＵは
データ格納後の最終アドレスＡ十Ｂを検出し、メモリ領
域２３内に、新たな代替メモリ領域情報１例えばアドレ
スＡ＋Ｃ＋ １以降を指定して書き込む。
従来では、エラー発生時には、ＣＰＵは代替メモリ領域
情報を読み出す時と、更新して書き込む時と合わせて２
回補助記憶装置２０をアクセスしなければならず、高速
応答性に欠けるという問題があった。又電源がオフとな
ると代替メモリ領域情報が消失する場合があり、ＣＰＵ
によるイニシアライズが必要となるという欠点もあった
。
情報を読み出す時と、更新して書き込む時と合わせて２
回補助記憶装置２０をアクセスしなければならず、高速
応答性に欠けるという問題があった。又電源がオフとな
ると代替メモリ領域情報が消失する場合があり、ＣＰＵ
によるイニシアライズが必要となるという欠点もあった
。
この発明は上記問題点を解決するためになされたもので
、代替メモリ領域情報の読み出し、更新書き込み処理を
高速かつ効果的に行なうことができる代替メモリ領域の
制御装置を提供することを目的としている。
、代替メモリ領域情報の読み出し、更新書き込み処理を
高速かつ効果的に行なうことができる代替メモリ領域の
制御装置を提供することを目的としている。
不揮発性の主記憶装置２内に設けられ代替用メモリ領域
情報を更新可能に記憶する代替情報メモリ領域４と、前
記主記憶装置２に接続される補助記憶装置３に設けられ
データが書き込まれるメモリ領域５及びこのメモリ領域
５にエラーが発生したときに代替用として前記主記憶装
置２により指定される代替用メモリ領域６と、これらを
制御する制御部１とを備える。
情報を更新可能に記憶する代替情報メモリ領域４と、前
記主記憶装置２に接続される補助記憶装置３に設けられ
データが書き込まれるメモリ領域５及びこのメモリ領域
５にエラーが発生したときに代替用として前記主記憶装
置２により指定される代替用メモリ領域６と、これらを
制御する制御部１とを備える。
主記憶装置２から補助記憶装置３のメモリ領域５にデー
タの書き込み中にエラーが発生すると、ＣＰｔＪ （制
御部）１は代替情報メモリ領域４の内容を高速で読み取
り、その指定する代替用メモリ領域６に改めてデータを
書き込む。その後、新たな代替用情報を高速に代替情報
メモリ領域４に書き込む。
タの書き込み中にエラーが発生すると、ＣＰｔＪ （制
御部）１は代替情報メモリ領域４の内容を高速で読み取
り、その指定する代替用メモリ領域６に改めてデータを
書き込む。その後、新たな代替用情報を高速に代替情報
メモリ領域４に書き込む。
〔実施例］
以下、この発明を図面に基づいて説明する。第１図にお
いて、１は電子計算機側の制御部としてのＣＰＵであり
、ＣＰＵ ｌは主記憶装置２を有し、各種データ処理を
行なう。３はＣＰＩＪＩの外部に設けられた補助記憶装
置であり、補助記憶装置３は、比較的に大容量で、ＣＰ
ＵＩに接続され主記憶装置２からデータの転送による書
き込みが行なわれる。
いて、１は電子計算機側の制御部としてのＣＰＵであり
、ＣＰＵ ｌは主記憶装置２を有し、各種データ処理を
行なう。３はＣＰＩＪＩの外部に設けられた補助記憶装
置であり、補助記憶装置３は、比較的に大容量で、ＣＰ
ＵＩに接続され主記憶装置２からデータの転送による書
き込みが行なわれる。
主記憶装置２は不揮発性メモリ構造となっており、例え
ば磁気コアメモリ又はバソテリバノクアップのＩＣメモ
リ等により構成されている。主記憶装置２には所定領域
に渡って代替情報メモリ領域４が設けられ、そこには代
替用メモリ領域に関する情報が予めＣＰＵＩにより書き
込まれている。
ば磁気コアメモリ又はバソテリバノクアップのＩＣメモ
リ等により構成されている。主記憶装置２には所定領域
に渡って代替情報メモリ領域４が設けられ、そこには代
替用メモリ領域に関する情報が予めＣＰＵＩにより書き
込まれている。
而して、補助記憶装置３のメモリ領域はアドレスＡから
Ａ＋１−Ａ＋ｍ、＋４−・−等のアドレス空間を有し、
まずアドレスＡ〜△十ｍのメモリ領域５はＣＰＵＩから
データを書き込み格納するために確保されている。次に
アドレスＡ＋ｍ＋１以降のメモリ領域６は、メモリ領域
５に事故があった場合の代替用として予めＣＰ［Ｊｌに
より指定されており、以下メモリ領域７が続いている。
Ａ＋１−Ａ＋ｍ、＋４−・−等のアドレス空間を有し、
まずアドレスＡ〜△十ｍのメモリ領域５はＣＰＵＩから
データを書き込み格納するために確保されている。次に
アドレスＡ＋ｍ＋１以降のメモリ領域６は、メモリ領域
５に事故があった場合の代替用として予めＣＰ［Ｊｌに
より指定されており、以下メモリ領域７が続いている。
このようにして、主記憶装置２の代替情報メモリ領域４
には、補助記憶装置３上のデータを書き込む領域がアド
レスＡ、 −Ａ ＋ ｍのメモリ領域５で、メモリ領域
５が使用できなかった際の代替用のも置載がアドレスＡ
＋ｒｎ＋ｌ以降のメモリ領域６であることが記憶されて
いる。
には、補助記憶装置３上のデータを書き込む領域がアド
レスＡ、 −Ａ ＋ ｍのメモリ領域５で、メモリ領域
５が使用できなかった際の代替用のも置載がアドレスＡ
＋ｒｎ＋ｌ以降のメモリ領域６であることが記憶されて
いる。
次にり５作について説明する。今ＣＰｔＪ ｌ側から補
助記憶装置３にデータを書き込むため、メモリ領域５に
データ転送中にＣＰＵＩがエラーを検出すると、まずＣ
ＰＵＩはデータの転送を中断する。
助記憶装置３にデータを書き込むため、メモリ領域５に
データ転送中にＣＰＵＩがエラーを検出すると、まずＣ
ＰＵＩはデータの転送を中断する。
ＣＰＵＩは主記憶装置２内の代替情報メモリ領域４の情
報を高速に読み込み、代替領域がアドレスＡ＋Ｂ＋１以
降のメモリ領域６であることを検出する。そしてＣＰＵ
１は改めて、補助記憶装置３のメモリ領域６にデータを
転送し書き込む。転送後、ＣＰＵ １はデータが格納さ
れたメモリ領域６の最終アドレスＡ＋Ｂを検出し、この
アドレスをプラス１して次の代替メモリ領域がアドレス
Ａ十Ｂ＋１以降のメモリ領域７であることを自己の代替
情報メモリ領域４に更新して高速に書き込む。
報を高速に読み込み、代替領域がアドレスＡ＋Ｂ＋１以
降のメモリ領域６であることを検出する。そしてＣＰＵ
１は改めて、補助記憶装置３のメモリ領域６にデータを
転送し書き込む。転送後、ＣＰＵ １はデータが格納さ
れたメモリ領域６の最終アドレスＡ＋Ｂを検出し、この
アドレスをプラス１して次の代替メモリ領域がアドレス
Ａ十Ｂ＋１以降のメモリ領域７であることを自己の代替
情報メモリ領域４に更新して高速に書き込む。
従って代替用メモリ領域に関する情報は不揮発生の主記
憶装置２中の代替情報メモリ領域４に記憶しているので
、ＣＰＵＩから高速にアクセスすることができ、又ＣＰ
Ｕ Ｌ側の電源をオフにしても２肖えることがない。
憶装置２中の代替情報メモリ領域４に記憶しているので
、ＣＰＵＩから高速にアクセスすることができ、又ＣＰ
Ｕ Ｌ側の電源をオフにしても２肖えることがない。
〔発明の効果］
以上説明してきたように、本発明によれば、代替用メ゛
モリ領域に関する情報を主記憶装置に記憶するようにし
たので、代替メモリ領域処理が高速度に行なうことがで
きる。又電源をオフにしても代替情報が残っているため
、電源オン・オフ毎のイニシアライズ処理がなくデータ
転送が効率良く行なわれる。
モリ領域に関する情報を主記憶装置に記憶するようにし
たので、代替メモリ領域処理が高速度に行なうことがで
きる。又電源をオフにしても代替情報が残っているため
、電源オン・オフ毎のイニシアライズ処理がなくデータ
転送が効率良く行なわれる。
第１図はこの発明の一実施例に係る代替メモリ領域の制
御装置のブロック図、第２図は従来のメモリ構成図であ
る。 １・・・ＣＰＵ （制御部）、２・・・主記憶装置、３
・・・補助記憶装置、４・・・代替情報メモリ領域、５
． ６． ７・・・メモリ領域。 代理人 大 岩 増 雄（はが２名）躬１図 手続補正書（自発） 昭和 年 月 日 １・事件の表示 特願昭６１−１２９９１５号２、
発明の名称 代替メモリ領域の制御装置 ３、補正をする者 事件との関係 特許出願人 住 所 東京都千代田区丸の内二丁目２番３号名
称 （６０１）三菱電機株式会社代表者 志 岐
守 哉 ４、代理人 住 所 東京都千代田区丸の内皿丁目２番３号
（連絡先０３（２１３）３４２１持許部）″″−二・−
５、補正の対象 発明の詳細な説明の欄。 ６、 Ｍ正の内容 （１）明細書第２頁第１０行目ｒ−−−−−−一はフロ
ッピィディスク等」とあるのを「−・−・はディスク等
」と補正する。 以上
御装置のブロック図、第２図は従来のメモリ構成図であ
る。 １・・・ＣＰＵ （制御部）、２・・・主記憶装置、３
・・・補助記憶装置、４・・・代替情報メモリ領域、５
． ６． ７・・・メモリ領域。 代理人 大 岩 増 雄（はが２名）躬１図 手続補正書（自発） 昭和 年 月 日 １・事件の表示 特願昭６１−１２９９１５号２、
発明の名称 代替メモリ領域の制御装置 ３、補正をする者 事件との関係 特許出願人 住 所 東京都千代田区丸の内二丁目２番３号名
称 （６０１）三菱電機株式会社代表者 志 岐
守 哉 ４、代理人 住 所 東京都千代田区丸の内皿丁目２番３号
（連絡先０３（２１３）３４２１持許部）″″−二・−
５、補正の対象 発明の詳細な説明の欄。 ６、 Ｍ正の内容 （１）明細書第２頁第１０行目ｒ−−−−−−一はフロ
ッピィディスク等」とあるのを「−・−・はディスク等
」と補正する。 以上
Claims (2)
- （１）不揮発性の主記憶装置内に設けられ代替用メモリ
領域情報を更新可能に記憶する代替情報メモリ領域と、 前記主記憶装置に接続される補助記憶装置に設けられデ
ータが書き込まれるメモリ領域及びこのメモリ領域にエ
ラーが発生したときに代替用として前記主記憶装置によ
り指定される代替用メモリ領域と、これらを制御する制
御部とからなることを特徴とする代替メモリ領域の制御
装置。 - （２）前記不揮発性の主記憶装置が磁気コア・メモリ又
はバッテリ付きのＩＣメモリにより構成されることを特
徴とする特許請求の範囲第１項記載の代替メモリ領域の
制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61129915A JPS62286140A (ja) | 1986-06-04 | 1986-06-04 | 代替メモリ領域の制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61129915A JPS62286140A (ja) | 1986-06-04 | 1986-06-04 | 代替メモリ領域の制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62286140A true JPS62286140A (ja) | 1987-12-12 |
Family
ID=15021542
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61129915A Pending JPS62286140A (ja) | 1986-06-04 | 1986-06-04 | 代替メモリ領域の制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62286140A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06230987A (ja) * | 1993-02-03 | 1994-08-19 | Nec Corp | 情報処理装置 |
-
1986
- 1986-06-04 JP JP61129915A patent/JPS62286140A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06230987A (ja) * | 1993-02-03 | 1994-08-19 | Nec Corp | 情報処理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62286140A (ja) | 代替メモリ領域の制御装置 | |
| JPS6319058A (ja) | メモリ装置 | |
| JPS61188647A (ja) | Ｒａｍデイスク装置 | |
| JPS5924428B2 (ja) | 表示装置 | |
| JPS6040111B2 (ja) | バブルメモリのデ−タ保護方式 | |
| JPS6020779B2 (ja) | 複合形電子計算機システム | |
| JPS6087050U (ja) | デ−タ転送制御装置 | |
| JPH02501602A (ja) | ミラーディスクｒａｍシステム | |
| JPH0261749A (ja) | データ転送装置 | |
| JPS62260223A (ja) | デ−タ相互転送制御装置 | |
| JPS6134650A (ja) | 記憶装置 | |
| JPS5882344A (ja) | 割込み制御方式 | |
| JPS61157955A (ja) | タグ制御方式 | |
| JPS61147358A (ja) | 初期プログラムロ−デイング回路 | |
| JPS6139126A (ja) | 磁気テ−プ記録装置 | |
| JPS60196858A (ja) | ラベル付デ−タの入力処理装置 | |
| JPS6095654U (ja) | デ−タ転送制御装置 | |
| JPS6151548U (ja) | ||
| JPS6210751A (ja) | マイクロコンピユ−タ回路 | |
| JPS6446844U (ja) | ||
| JPS5839653U (ja) | キヤラクタデ−タ書込回路 | |
| JPH01177151A (ja) | 情報処理システム | |
| JPH04239938A (ja) | 磁気ディスク制御装置 | |
| JPS6320247U (ja) | ||
| JPS60196865A (ja) | バツクアツプメモリ回路 |