JPS6227839A - メモリ制御システムにおけるコマンド処理方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 メモリアクセスの際のアドレス変換時間を利用し９次の
メモリアクセスコマンドを重複させて処理し、アクセス
処理効率を上げる。

〔産業上の利用分野〕

本発明は、メモリ制御システムに関するものであり、特
にメモリアクセスを制御するマイクロプログラムあるい
はファームウェアのコマンド処理方式に関する。

〔従来の技術〕

仮想記憶方式の計算機では、メモリフェッチあるいはス
トアのアクセス処理を行なう場合、論理アドレスから物
理アドレスへの変換を行なう必要がある。

この論理アドレスから物理アドレスへの変換処理にはセ
グメントテーブルやページテーブルが用いられ、その際
、これらのテーブルのデータをメモリからフェッチする
動作が繰返される。

このため、一般にメモリアクセス時のオーバーヘッド中
で、アドレス変換時間が占める割合いは。

かなり大きいものとなる。

一方、マイクロプログラムによるメモリ制御方式では、
メモリアクセス処理の各ステップは、マイクロ命令ある
いはコマンドを用いて制御される。

第３図は、従来のコマンド処理装置の構成を示したもの
である。

図において、３１は入力レジスタｉＲ，３２はコマンド
レジスタＣＭＤＲ，３３はコマンド制御部、３４はシー
ケンスカウンタ５ＥＱＣＴを表わす。

メモリ制御用のコマンドは、論理アドレスから物理アド
レスへの変換を指示するアドレス変換コマンド、変換さ
れた物理アドレスを用いてフェッチあるいはストアのメ
モリアクセスを指示するメモリアクセスコマンドなどで
ある。

入力レジスタ１Ｒ３１を経て入力されたコマンドは、コ
マンドレジスタＣＭＤＲ３２に設定され。

コマンド制御部３３により解読される。

コマンド制御部３３は、入力されたコマンドに対応する
制御シーケンスをシーケンスカウンタ５ＥＱＣＴ３４に
したがって実行し、一連の制御信号を発生する。

コマンド制御部３３が１つのコマンドを処理じている間
１次のコマンドは入力することができない。すなわち実
行中のコマンドの制御シーケンスが終了して、］コマン
ド制’（Ｘｉ’部３３が空きとなってから８次のコマン
ドの処理が開始される。

〔発明が解決しようとする問題点〕

従来のメモリ制御におけるコマンド処理方式は。

コマンドを逐次処理するものであり、制御シーケンスが
アドレス変換のテーブルフェッチなどに時間を要するも
のが含まれると、後続のコマンドはその分だけ遅れ、ア
クセス効率が上らないという問題があった。

〔問題点を解決するための手段〕

本発明は、アドレス変換のテーブルフェッチ時間を利用
して他のコマンドの可能な処理を並行して実行させ、ア
クセス処理効率の向上を図るものである。

第１図は１本発明によるコマンド処理装置の原理的構成
を示したものである。

図において、１１は入力レジスタ、１２はコマンドレジ
スタ、１３はコマンド制御部、１４はシーケンスカウン
タ、１５はアドレス変換フラグ。

１６は変換ステップカウンタ、１７はコマンドセーブレ
ジスタを表わす。

発信されたコマンドは、入力レジスタ１１からコマンド
レジスタ１２に入力され、コマンド制御部１３により実
行される。

コマンド制御部１３は、入力されたコマンドを解読し、
シーケンスカウンタ１４の制御のもとに。

コマンドに対応する制御シーケンスを実行し、制御信号
を発生する。

コマンド制御部１３は、入力コマンドがアドレス変換コ
マンドである場合、アドレス変換処理を行なうが、その
アドレス変換処理中、アドレス変換フラグ１５をＯＮに
して、アドレス変換状態にあることを表示する。

変換ステップカウンタ１６は、アドレス変換中の実行ス
テップ位置を表示し、シーケンスカウンタ１４の値とあ
わせて、現在の処理状態を認識可能にする。

コマンド制御部１３は、あるコマンドの処理中。

アドレス変換フラグ１５がＯＮであって、シーケンスカ
ウンタ１４および変換ステンプカウンタ１６の内容が９
次のコマンドを重複処理できる段階にあることを示して
いるとき９次のコマンドが同時並行処理可能なものであ
る場合に限り、現在のコマンドをコマンドレジスタ１２
からコマンドセーブレジスタ１７に退避させ１代りにコ
マンドレジスタ１２に次のコマンドを入力設定させる。

コマンド制御部１３は、たとえば先のコマンドがアドレ
ス変換のためのテーブルフェッチを行なっている間１次
のコマンドのメモリアクセスを並行して実行できる場合
、その処理を実行し、先のコマンドがテーブルフェッチ
を終了したとき、コマンドセーブレジスタ１７にある先
のコマンドをコマンドレジスタＩ２に復元し、先のコマ
ンドの制御を続行する。

〔作用〕

本発明によれば、現在処理中のコマンドのアドレス変換
用のテーブルフェッチアドレスと２次のコマンドのメモ
リアクセスアドレスとがメモリのインタリーブ構成によ
り同時並行アクセス可能である場合、２つのコマンドの
処理を重複させて実行することにより、見かけ上の処理
速度を上げることができる。

〔実施例〕

第２図は、第１図に示した本発明の構成にしたかって実
施したコマンド処理方式の動作例を、タイムチャートで
示したものであり、以下の説明では第２図とともに第１
図も参照される。

図示の例では、コマンドＡの後にコマンドＢが続いて入
力されるものとする。またコマンドＡはアドレス変換コ
マンドであり、コマンドＢはメモリアクセスコマンドで
あるものとする。

シーケンスカウンタ１４はテーブル■とテーブル■の各
フェッチを切り分ける２つのステップをもち、変換ステ
ップカウンタ１６はクリア状態のほかに■、■、■の３
つのステップをもつ。

そしてアドレス変換フラグ１５がＯＮで、変換ステンプ
カウンタ１６がステップ■にあるときにのみ２次のコマ
ンドを受は付け２重複実行することが許可される。

次にＴ、ないしＴ９で示される順次の動作サイクルにし
たがって、コマンド制御部１３の制御手順を説明する。

Ｔ、；コマンドＡが実行可能のため、入力レジスタ１１
からコマンドレジスタ１２に転送する。

コマンド制御部１３はこのコマンドＡをアドレス変換コ
マンドと判定し、アドレス変換フラグをＯＮにセットす
る。

Ｔ　ｚ、　Ｔ　３　　ニアドレス変換用テーブルのフェ
ッチアドレスを計算し、メモリへ起動をかける。

Ｔ４　：次のコマンドが実行可能かどうかを判定する（
たとえば次のコマンドのアクセスアドレスから判定する
）。この場合は実行可能であり、アドレス変換フラグ１
５がＯＮで有効であるため、コマンドレジスタ１２の現
コマンドＡをコマンドセーブレジスタ１７に退避させ、
そして入力レジスタ１１から次のコマンドＢをコマンド
レジスタ１２に移す。

Ｔｓ、Ｔｂ　　：コマンドＢを実行する。この場合、コ
マンドＢはメモリアクセスコマンドであるものとする。

Ｔり　：コマンドＢが終了する。他方、アドレス変換フ
ラグ１５がなお有効であり、これに対して変換ステップ
カウンタ１６はクリア状態にあるため、コマンドセーブ
レジスタ１７のコマンドＡをコマンドレジスタ１２に戻
し、コマンドＡのアドレス変換の続きのステップ。

すなわち次のテーブルフェッチを実行させる。

Ｔｓ、Ｔｑ　　：コマンドＡを実行する。

〔発明の効果〕

以上のように、アドレス変換コマンドＡのテーブルフェ
ッチ期間中に、メモリアクセスコマンドＢを重ねて実行
させることにより、はとんどコマンドＡの処理遅れなし
に、コマンドＢを並行処理することができる。

【図面の簡単な説明】

第１図は本発明の原理的構成図、第２図は本発明実施例
のタイムチャート第３図は従来のコマンド処理装置の構
成図である。 第１図において、１１・・・入力レジスタ、１２・・・
コマンドレジスタ、１３・・・コマンド制御１部、　　
１４・・・シーケンスカウンタ、１５・・・アドレス変
換フラグ、１６・・・変換ステップカウンタ、１７・・
・コマンドセープレジスタ。

Claims (1)

1. 【特許請求の範囲】 テーブルを用いたアドレス変換処理を含み、コマンドを
   用いて制御されるメモリ制御システムにおいて、アドレ
   ス変換処理状態を表示するアドレス変換フラグ（１５）
   と、 アドレス変換処理中のステップを表示する変換ステップ
   カウンタ（１６）と、 処理中のコマンドを退避するコマンドセーブレジスタ（
   １７）とをそなえ、 上記アドレス変換フラグ（１５）がアドレス変換処理状
   態を表示しており、かつ上記変換ステップカウンタ（１
   ６）が予め定められたアドレス変換処理ステップの実行
   中にあることを示しているときに、次のコマンドの処理
   が並行して実行可能である場合に限り、現在処理中のコ
   マンドを上記コマンドセーブレジスタに退避し、上記次
   のコマンドを処理することを特徴とするメモリ制御シス
   テムにおけるコマンド処理方式。