JPS62196730A

JPS62196730A - デ−タ処理装置のステ−ジ制御方式

Info

Publication number: JPS62196730A
Application number: JP3947586A
Authority: JP
Inventors: Hidenori Takeuchi; 秀紀竹内; Tsutomu Sumimoto; 勉住本
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1986-02-25
Filing date: 1986-02-25
Publication date: 1987-08-31
Anticipated expiration: 2011-03-21
Also published as: JPH0827713B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、命令の処理を命令の実行準備をする命令制御
ステージと命令の実行を行う実行制御ステージとに分け
て行うデータ処理装置におけるステージ間の制御方式に
関する。

〔従来の技術〕

従来の超大型データ処理装置では、命令をパイプライン
で処理するのが一般的である。この従来方式では、パイ
プラインの各要素毎に独立した制御ステージ部を持ち、
各要素で処理が終了すると、要求に対する応答の形で次
の要素に制御を渡す。

したがって、高速化するためには、要求を１時的にキュ
ーイングすることが必要不可決であり、例えば特開昭５
８−１９５９６４号公報に示されているように、制御情
報、アドレス、データ等をバッファリングするために多
くのハードウェアを必要とする。

〔発明が解決しようとする問題点〕

上記の如く、従来の超大型データ処理装置では。

パイプラインの各要素毎に独立した制御ステージ部を持
ち、各要素で処理が終了すると、要求に対する応答の形
で次の要素に制御を渡す方式をとっているため、高速化
にはバッファリング用に多くのハードウェアを必要とす
る欠点がある。一方、従来の比較的小型のデータ処理装
置では、マイクロプログラム制御方式が一般的であり、
制御ステージ部は、装置に１カ所しかなく、こ＼からマ
イクロ命令を実行するステージ信号が分配される。

この方式ではハードウェアの増加は免かれるが、ステー
ジ信号を分配するための実装遅れが発生し、マシンサイ
クル時間を増加させる欠点がある。

本発明の目的は、上記両方式の欠点を除去し。

少ないハードウェア量で、しかもマシンサイクル時間を
最小にして、性能価格比の向上がもたらされるデータ処
理装置のステージ制御方式を提供することにある。

〔問題点を解決するための手段〕

一般にデータ処理装置には、命令を読出し解読する命令
制御部と命令を実行する実行制御部がある。本発明は、
制御ステージ部を上記命令制御部と実行制御部のそれぞ
れに対して持たせる６〔作　用〕命令制御部に対する制御ステージを命令制御ステージ、
また、実行制御部に対する制御ステージを実行制御ステ
ージとし、実行制御ステージが動いているときは、命令
制御ステージを実行制御ステージと完全に同期して動作
させ、各制御ステージの起動、停止及び待ち信号を命令
及び実行制御部間でやりとりするだけで、各制御部間の
同期をとるようにする。これにより、パイプラインの応
答形式のように、制御情報、アドレス、データ等をバッ
ファリングする必要がなく、また、命令制御ステージ信
号、実行制御ステージ信号を物理的に離れた場所に送る
必要がなくなることから、少ないハードウェア量でマシ
ンサイクル時間を短かくすることができる。

〔発明の実施例〕

以下、本発明の一実施例について図面により説明する。

第１図は、本発明の一実施例のブロック図を示し、マイ
クロプログラム実行制御部３０、命令実行制御部３１、
メモリアクセス制御部３２の各制御回路と、マイクロプ
ログラム実行制御ステージ部２０、命令実行制御ステー
ジ部２１の各実行制御ステージ部と、この実行制御ステ
ージ部２０゜２１を制御するステージ制御信号生成部１
０により構成される。

マイクロプログラム実行制御ステージ部２０には、ステ
ージ制御信号生成部１０により、ステージ起動信号ＭＸ
ＳＴＡＲＴ、ステージ停止信号ＭＸＳＴＯＰ、　ステー
ジ待ち状態信号ＭＸＷＡ　Ｉ　Ｔが入力され、実行制御
ステージ信号ＭＸＥＡが、マイクロプログラム実行制御
部３０、命令実行制御部３１及びメモリアクセス制御部
３２にそれぞれ分配される。同様に命令実行制御ステー
ジ部２１には、ステージ制御信号生成部１０により、ス
テージ起動信号ｌＸ５ＴＡＲＴ、ステージ停止信号ｉ　
Ｘ　Ｓ　Ｔ　ＯＰ　、ステージ待ち状態信号Ｉ　ＸＷＡ
ＩＴが入力され、命令制御ステージ信号ＩＸＥＡが各制
御回路３０，３１．３２に分配される。

マイクロプログラム実行制御部３０、命令実行制御部３
１、及びメモリアクセス制御部３２は、互いに必要なデ
ータ、その他を送受して処理番進めると共に、ステージ
制御に必要な情報を信号線Ｑ３０．　Ｑ３１．Ｑ３２に
よりステージ制御信号生成部１０に送る。ステージ制御
信号生成部１０には、他に１図示しないサービスプロセ
ッサ（ＳＶＰ）等からのステージ起動停止信号が線Ｑ１
００により入力される。

第２図はマイクロプログラム実行制御ステージ部２０の
詳細を示す。マイクロプログラム実行制御ステージ部２
０はＡＮＤゲート２０１〜２０５とフリップフロップ２
０６〜２０９により構成され１次の３つの状態を持つ。

（１）実行状態（ＭＸＥ）フリッププロップ２０６のＭＸＥＡ４３号がオン（２）
　　待ち状態（ＭＸ、Ｗ）フリップフロップ２０７のＭＸＷＡ信号がオン（３）停
止状態（ＭＸＳ）フリップフロップ２０６のＭＸＥＡ信号、フリップフロ
ップ２０７のＭＸＷＡ信号の両方がオフこれらの状態の
遷移条件は次の通りである。停止状態においてＭＸＳＴ
ＡＲＴ信号がオン、かつＭＸＷＡＩＴ信号オフのときは
実行状態に、ＭＸＳ　Ｔ　Ａ　ＲＴ信号オン、かつＭＸ
ＷＡＩＴ信号オンのときは待ち状態にそれぞれ遷移する
。実行状態においてＭＸＳＴＯＰ信号オンのときは停止
状態に、ＭＸＷＡＩＴ信号オンのときは待ち状態にそれ
ぞれ遷移する。待ち状態においてＭＸＳＴＯＰ信号オン
のときは停止状態に、ＭＸＷＡＩＴ信号オフのとき実行
状態にそれぞれ遷移する。

第３図は命令実行制御ステージ部２１の詳細を示す。こ
れは第２図のマイクロプログラム実行呵御ステージ部２
０と同様の構成であり、状態制御も同じように行なわれ
る。即ち、命令実行制御ステージ部２１は、次の３つの
状態を持つ。

（１）　　実行状態（ＩＸＥ）フリップフロップ２１６のＩＸＥＡ信号がオン（２）待
ち状態（ＩＸＷ）フリップフロップ２１７のＩＸＷＡ信号がオン（３）停
止状態（ＩＸＳ）フリップフロップ２１６のＩＸＥＡ信号、フリップフロ
ップ２１７のＩＸＷＡの両方がオフ第４図はステージ制
御信号生成部１０の詳細を示す、ステージ制御信号生成
部１０はステージ制御信号生成組合せ回路１０１とフリ
ップフロップ１０２とＯＲゲー）−１３０〜１３２とＡ
ＮＤゲート１４０〜１４２により構成される。

ステージ制御信号生成組合せ回路１０１には、マイクロ
プログラム実行制御部３０から線Ｑ３０（複数）により
主に起動、停止信号が、命令実行制御部３１から線Ｑ３
１（複数）により主に命令間の干渉による待ち信号及び
命令制御ステージの起動、停止信号が、メモリアクセス
制御部３２から線Ｑ３２（複数）により主にメモリアク
セスあるいはアドレス変換ｈＪ＆：よる待ち信号が人力
される。またサービスプロセッサ（ｓｖｐ）から線２１
、　ＯＯにより制御ステージの起動、停止信号が。

ステージ制御信号生成組合せ回路１０１に入力される。

さらに、マイクロプログラム実行制御ステージ部２０か
らＭＸＥＡ信号、命令実行制御ステージ部２１．ＩＸＥ
Ａ信号がステージ制御信号生成組合せ回路１０１にフィ
ードバックされる。ステージ制御信号生成組合せ回路１
０１はこれらの入力信号にもとづき、マイクロプログラ
ム実行制御ステージ部２０の待ち信号ＭＸＷＡＩＴを線
Ｑ１２０に、停止信号ＭＸＳＴＯＰを線１２１２１に。

起動信号ＭＸＳＴＡＲＴを線Ｑ１２２に出力し、また、
同様に命令実行制御ステージ部２１の待ち信号Ｘ　ＸＷ
Ａ　Ｉ　Ｔを線Ｑ１３０、停止信号ｌＸ５ＴＯＰを線Ｑ
１３１．起動信号ｌＸ５ＴＡＲＴを線Ｑ１３２に出力す
る。

さらに、ステージ制御信号生成組合せ回路１０１は、命
令の先行デコード、先行オペうンド読出しをしているこ
と（即ち、命令を並列に処理していること）を示すフリ
ッププロップ１０２のセット信号を線Ｑ１１０に、同リ
セット信号を線Ｑ１１１に出力する。命令を並列に処理
しているかどうかは線Ｑ３０．１２３１．Ｑ３２の状態
情報で識別する。フリップフロップ１．０２のセット信
号は、次命令の先行動作が開始可能なとき、マイクロプ
ログラム実行制御部３０あるいは命令実行制御部３１か
らの起動信号により出力される。フリップフロップ１０
２がオンのとき、つまり先行動作が行われているときは
、線１４０がオンで、マイクロプログラム実行制御ステ
ージ信号線Ｑ１２０゜Ｑ１２１．菖１２２がＡＮＤゲー
ト１４０〜１４２でゲートされ、ＯＲゲート１３０〜１
，３２を経て、命令実行制御ステージ信号線１１１３０
．Ｑ１３１．９１３２にＯＲされる。その結果、実行制
御ステージ信号ＭＸＥＡと命令制御ステージ信号ＩＸＥ
Ａが共通のタイミングで出力されることになり、先行動
作は、現在実行中のマイクロプログラム実行制御ステー
ジと完全に同期して動作する。

第５図は第１図のマイクロプログラム実行制御部３０の
内部にある回路の一例を示す。マイクロプログラム実行
制御ステージ信号ＭＸＥＡは制御メモリ３００の出力の
ストローブ信号として実行制御信号生成回路３０１に入
力される。命令制御ステージ信号ＩＸＥＡは、命令実行
制御部３１から送られてくるセットアツプ信号のストロ
ーブ信号としてセットアツプ信号生成回路３０２に入力
される。実行制御信号生成回路３０１からの出力（マイ
クロ命令）と、セットアツプ信号生成回路３０２からの
出力（セットアツプ指令）は、演算器制御信号生成回路
３０３に入力され、その出力はセレクタ３０４，３０５
．　レジスタ３０６，３０７．３０９．演算器３０８、
及び状態制御信号生成回路３１０に分配される。状態制
御信号生成回路３１０は実行制御情報を線１３０に出力
する。

以上示したように、マイクロプログラム実行制御部３０
は、マイクロプログラム実行制御部ステージ信号ＭＸＥ
Ａと命令制御ステージ信号ＩＸＥＡの両方によって制御
される。

命令実行制御部３１、メモリアクセス制御部３２につい
ても同様に、マイクロプログラム実行制御ステージ信号
ＭＸＥＡか、命令実行制御ステージ信号ＩＸＥＡが出た
ときに、それぞれ動作が有効になる。

第６図は第１図の全体の動作を説明するためのタイムチ
ャートの一例を示す。二＼で、各命令処理ステージを、
Ａ、、Ｌ、、Ｄ、Ａ、Ｌ、Ｅで表わす。Ａ　ｉ　ｒ　Ｉ
’　ｉは命令読出しステージ、Ｄは命令のデコードステ
ージ、Ａ、Ｌはオペランド読出しステージ、Ｅは命令実
行ステージを示す。これらのステージのうち、Ｅステー
ジはマイクロプログラムも実行制御ステージ部２０で制
御され、ＭＸＥＡ信号がオンとなる。その他のＡｉ＋　
Ｌｌ、Ｄ、Ｍ。

Ａ、Ｌステージは命令実行制御ステージ部２１で制御さ
れ、ＩＸＥＡメモリ信号がオンとなる。

この例では、起動ルーチンをサイクルＳ１のＭＸＳＴＡ
ＲＴ信号からサイ’）ル８３のＭＸＳＴＯＰ信号が出る
までのサイクル８２．Ｓ３で実行する。サイクルＳ２の
ｌＸ５ＴＡＲＴ信号により、命令実行制御ステージ信号
ＩＸＥＡが起動され、命令読出しＡ、、　ｒ、、がサイ
クルＳ３．Ｓ４で行われる。このとき、命令がメモリア
クセス制御部３２のバッファメモリに存在しない等によ
り、命令かたゾちに得られない場合は、Ｉ　ＸＷＡ　Ｉ
　Ｔ信号により命令実行制御ステージはサイクル８５〜
Ｓ７で「待ち状態ｊになる。このときＩ　ＸＷＡ　Ｉ　
Ｔ信号がオンとなる。命令読出しが終るとサイクルＳ７
でＩ　ＸＷＡ　Ｉ　Ｔ信号がオフとなり、Ｉ　ＸＥＡ信
号が再びオンとなって、命令実行制御部３１の命令のデ
コード（Ｄ）、オペランドの読出しくＡ。

Ｌ）がサイクル８８〜Ｓ１０で実行される。

サイクルＳＩＯのＬステージで命令実行制御ステージか
らマイクロプログラム実行制御ステージに遷移するため
、ｌＸ５ＴＯＰ信号により命令実行制御ステージを停止
させ、ＭＸＳＴＡＲＴ信号によりマイクロプログラム実
行制御ステージを起動する。マイクロプログラム実行制
御部３０はサイクルＳＬｌ〜Ｓ１２により命令１の実行
を行う。

この中でオペランド読出しによるメモリアクセス待ち等
により、「待ち状態」が発生すると、マイクロプログラ
ム実行制御ステージは、ＭＸＷＡＩＴ信号がオンの間、
サイクルＳＬ３〜Ｓ１５．Ｓ１８〜Ｓ２０のように「待
ち状態」になる。

サイクル８１６で、マイクロプログラムの指示により、
次命令の先行動作を開始するｌＸ５ＴＡＲＴ信号が出る
と、命令２のデコードステージＤと、オペランド読出し
のＡステージが、命令１のマイクロプログラム実行制御
ステージと並列にサイクルＳＬ７〜Ｓ２１で実行される
。このときは、命令１のマイクロプログラム実行制御ス
テージと同期して動作するため、命令１でマイクロプロ
グラム実行制御ステージが待ち状態になるサイクルＳＬ
８〜Ｓ２０の間は、命令２の命令実行制御ステージもＩ
　ＸＷＡ　Ｉ　Ｔ信号により「待ち状態」になる。

なお、他の実施例としては、第１図のマイクロプログラ
ム実行制御ステージ部２０、命令実行制御ステージ部２
１、及びステージ制御信号生成部１０を、マイクロプロ
グラム実行制御部３０、命令実行制御部３１．メモリア
クセス制御部３２のそれぞれに持つようにし、各制御部
間では、制御ステージの起動、停止、待ち信号のみをや
りとりすることにより、物理的に離れたところに制御ス
テージ信号を送る必要をなくすることで、マシンサイク
ル時間を縮小できる。

また、他の実施例として、命令制御ステージとマイクロ
プログラム実行制御ステージの分担を変更すること、例
えばオペランド読出しをマイクロプログラム制御ステー
ジで実行することも容易に実現可能である。

本実施例では、命令制御ステージとマイクロプログラム
実行制御ステージの２つとしたが、３つ以上の制御ステ
ージとした場合、あるいは命令処理をマイクロプログラ
ムで実行しないで、ハードステージとした場合も同様で
ある６また本実施例では、並列に処理する命令を２までとした
が、さらに先行制御を深くして、３命令以上の並列処理
する場合にも適用可能であることは容易に類推できる。

〔発明の効果〕

本発明によれば、複数の制御部間を同期して動作させる
ため、バッファレジスタ等が不要でハードウェア量を少
なくでき、かつ、並列動作させることができるので、命
令処理サイクル数を少なくする効果がある。また、物理
的に離れた。ユニット毎に必要な実行制御ステージを持
ち、この制御ステージの起動停止、待ち信号のやりとり
だけで、装置全体の同期をとることが可能であり、制御
ステージの実装遅れを少なくでき、マイクサイクルを最
小にする効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例を示す全体ブロック図、第２
図は第１図におけるマイクロプログラム実行制御ステー
ジ部の詳細図、第３図は第１図における命令実行制御ス
テージ部の詳細図、第４図は第１図におけるステージ制
御信号生成部の詳細図、第５図は第１図におけるマイク
ロプログラム実行制御部の詳細図、第６図は第１図の動
作例を示すタイムチャートである。１０・・・ステージ制御信号生成部、２０・・・マイクロプログラム実行制御ステージ部。２１・・・命令実行制御ステージ部。３０・・・マイクロプログラム実行制御部、３１・・・
命令実行制御部、３２・・・メモリアクセス制御部。第１図

Claims

【特許請求の範囲】

（１）命令の処理を、命令の実行準備をする命令制御ス
テージと命令の実行を行う実行制御ステージとに分けて
実行するデータ処理装置において、次に実行すべき命令
の実行準備ができていないときは、命令制御ステージの
みを動かし、命令の実行中に次命令以降の命令の実行準
備のために命令制御ステージを動かせないときは、実行
準備ステージのみを動かし、命令の実行と並行して、次
命令の命令準備が可能なときは、実行制御ステージと命
令制御ステージとを同期して動作させるステージ制御手
段を有することを特徴とするデータ処理装置のステージ
制御方式。
（２）実行制御ステージ部と命令制御ステージ部の両方
または一方をデータ処理装置内のサブユニット毎に待ち
、複数の実行制御ステージ部同志及び複数の命令制御ス
テージ部同志は常に完全同期して動くようにしたことを
特徴する特許請求の範囲第１項記載のデータ処理装置の
ステージ制御方式。