JPS62266641A - システムバスリリ−ス回路 - Google Patents
システムバスリリ−ス回路Info
- Publication number
- JPS62266641A JPS62266641A JP10961686A JP10961686A JPS62266641A JP S62266641 A JPS62266641 A JP S62266641A JP 10961686 A JP10961686 A JP 10961686A JP 10961686 A JP10961686 A JP 10961686A JP S62266641 A JPS62266641 A JP S62266641A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- signal
- system bus
- requester
- master
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 claims description 7
- 239000008186 active pharmaceutical agent Substances 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、マイクロコンピュータシステム等において用
いられるシステムバスリリース回路に関する。
いられるシステムバスリリース回路に関する。
（従来の技術）
マイクロコンピュータシステム等において用いられるバ
スアービトレーションシステムの１つとして、従来、第
２図に示す回路が知られている。
スアービトレーションシステムの１つとして、従来、第
２図に示す回路が知られている。
この図に示す回路は、システムバス（アービトレーショ
ン用バスを含む）１に接続されるマスタ２．３．４と、
システムアービタ５とを備えており、各マスク２へ４に
は、各々第３図に示す如くＣＰＵ６と、デコーダ７と、
システムバスリクエスタ８とが設けられている。
ン用バスを含む）１に接続されるマスタ２．３．４と、
システムアービタ５とを備えており、各マスク２へ４に
は、各々第３図に示す如くＣＰＵ６と、デコーダ７と、
システムバスリクエスタ８とが設けられている。
そして、各マスタ２．３．４のいずれか、例えばマスタ
３のシステムバスリクエスタ８がバス要求信号Ｂ Ｒ１
を出力したとき、システムアービタ５によって他のマス
タ２．４がバス使用中信号Ｂす、システムバスど夕５が
バス廿求信号Ｂ（く１を出力しているマスタ３に対して
バスの使用許可信号Ｂ Ｇ １を与える。これにより、
このマスタ３がバス使用中信号ＢＢＳＹを出力してバス
を使用ブる。
３のシステムバスリクエスタ８がバス要求信号Ｂ Ｒ１
を出力したとき、システムアービタ５によって他のマス
タ２．４がバス使用中信号Ｂす、システムバスど夕５が
バス廿求信号Ｂ（く１を出力しているマスタ３に対して
バスの使用許可信号Ｂ Ｇ １を与える。これにより、
このマスタ３がバス使用中信号ＢＢＳＹを出力してバス
を使用ブる。
またこれら各マスク２〜４のシステムバスリクエスタ８
がバス要求信号１３ Ｆで２、Ｉ３＋で１．＋３ＲＯを
各々同時に出力したとひには、システムアービタ５がこ
れらバス要求信号ＢＲ２、ＢＲｌ、ＢＲＯのうら、最も
優先順位の高いバス要求信号ＢＲ２を出力しているマス
タ２を選択し、このマスタ２に対してバスの使用許可信
号ＢＧ２を与える。
がバス要求信号１３ Ｆで２、Ｉ３＋で１．＋３ＲＯを
各々同時に出力したとひには、システムアービタ５がこ
れらバス要求信号ＢＲ２、ＢＲｌ、ＢＲＯのうら、最も
優先順位の高いバス要求信号ＢＲ２を出力しているマス
タ２を選択し、このマスタ２に対してバスの使用許可信
号ＢＧ２を与える。
（発明が解決しようとする問題点）
ところでこのような従来のバスアービトレーションシス
テムにおいては、各マスク２〜４内に設けられているＣ
ＰＵ６がデコーダ７を介してシステムバスリクエスタ８
をアクセスしてバスを１回使用すれば、１回のバスサイ
クルが終了したとき、すぐにネゲートしてバスを開放し
てしまうので、マスクがバスを１回使用する毎に、バス
のアービトレーションが発生し、バスのオバーヘッドが
増大するという問題があった。
テムにおいては、各マスク２〜４内に設けられているＣ
ＰＵ６がデコーダ７を介してシステムバスリクエスタ８
をアクセスしてバスを１回使用すれば、１回のバスサイ
クルが終了したとき、すぐにネゲートしてバスを開放し
てしまうので、マスクがバスを１回使用する毎に、バス
のアービトレーションが発生し、バスのオバーヘッドが
増大するという問題があった。
本発明は上記の事情に鑑み、マスタが２バスサイクル以
上続Ｇ１でシステムバスを使用するときには、このマス
クがシステムバスをリリースしないようにしてバスのオ
バーヘッドが増大しないようにすることができるシステ
ムバスリリース回路を提供することを目的としている。
上続Ｇ１でシステムバスを使用するときには、このマス
クがシステムバスをリリースしないようにしてバスのオ
バーヘッドが増大しないようにすることができるシステ
ムバスリリース回路を提供することを目的としている。
（問題点を解決するための手段）
上記問題点を解決するため本発明によるシステムバスリ
リース回路は、バスの使用権を制御するシステムバスリ
リース回路において、ＣＰＵがバスを続けて使用するか
否かを検出する検出部と、この検出部の検出結果に樋づ
いてＣＰＵがバスを連続して使用するときには、システ
ムバスリクエスタがバスを開放しないようにするバス開
放制御部とを備えたことを特徴としている。
リース回路は、バスの使用権を制御するシステムバスリ
リース回路において、ＣＰＵがバスを続けて使用するか
否かを検出する検出部と、この検出部の検出結果に樋づ
いてＣＰＵがバスを連続して使用するときには、システ
ムバスリクエスタがバスを開放しないようにするバス開
放制御部とを備えたことを特徴としている。
（実施例）
第１図は本発明によるシステムバスリリース回路の一実
施例を示すブロック閤である。
施例を示すブロック閤である。
この図に示すシステムバスリリース回路は、バスアービ
トレーションシステムのマスタ９内に設けられており、
ＣＰＵ１０と、デコーダ１１と、システムバスリクエス
タ１２と、タイマー３と、ゲート回路１４とを備えてい
る。
トレーションシステムのマスタ９内に設けられており、
ＣＰＵ１０と、デコーダ１１と、システムバスリクエス
タ１２と、タイマー３と、ゲート回路１４とを備えてい
る。
ＣＰＬＪｌｏは、マスタ９を制御するものであり、他の
メモリをアクセスするときや、バスを要求覆るときには
、バスサイクルの最初にアドレスストローブ信号ＳＴＢ
を出力する。この後、ＣＰＵ１０は、他のメモリをアク
セスするときに、アドレス信号ＡＤ１を出力し、またバ
スを要求するときには、アドレス信号ＡＤ２を出力する
。
メモリをアクセスするときや、バスを要求覆るときには
、バスサイクルの最初にアドレスストローブ信号ＳＴＢ
を出力する。この後、ＣＰＵ１０は、他のメモリをアク
セスするときに、アドレス信号ＡＤ１を出力し、またバ
スを要求するときには、アドレス信号ＡＤ２を出力する
。
デコーダ１１は、前記アドレス信号ＡＤ２が供給された
ときに、これをデコードするように構成されており、こ
こで得られたデコード４ｎ＠Ｏ８は、システムバスリク
エスタ１２に供給される。
ときに、これをデコードするように構成されており、こ
こで得られたデコード４ｎ＠Ｏ８は、システムバスリク
エスタ１２に供給される。
システムバスリクエスタ１２は、前記デコードされたと
きに、バス使用中信号ＢＢＳＹを出力して前記ＣＰＬＪ
１０にバスを使用させる。そしてこのシステムバスリク
エスタ１２は、バス開放信号ＢＲＥＬが供給されたとぎ
、バス使用中信号ＢＢＳＹの出力を停止してバスを開放
する。
きに、バス使用中信号ＢＢＳＹを出力して前記ＣＰＬＪ
１０にバスを使用させる。そしてこのシステムバスリク
エスタ１２は、バス開放信号ＢＲＥＬが供給されたとぎ
、バス使用中信号ＢＢＳＹの出力を停止してバスを開放
する。
またタイマ１３は、前記アドレスストローブ信号Ｓ １
’ Ｂが出力されてから前記デコード信号Ｏ８が出力さ
れるまでの時間Ｔを計測するように構成されており、こ
の時１１ｍＴが予め決められた所定時間Ｔ１を越えたと
き、つまり前記ＣＰＵ １０がバスを続けて使用しない
とき、゛１パ信号Ｓ１を発生してこれをゲート回路１４
に供給する。またこのタイマ１３は前記バス許可信号Ｂ
Ｇ１が供給されたときに、リセットされる。
’ Ｂが出力されてから前記デコード信号Ｏ８が出力さ
れるまでの時間Ｔを計測するように構成されており、こ
の時１１ｍＴが予め決められた所定時間Ｔ１を越えたと
き、つまり前記ＣＰＵ １０がバスを続けて使用しない
とき、゛１パ信号Ｓ１を発生してこれをゲート回路１４
に供給する。またこのタイマ１３は前記バス許可信号Ｂ
Ｇ１が供給されたときに、リセットされる。
ゲート回路１４は、アンドゲート１５と、オアゲート１
６とを協えており、前記“１”信号Ｓ１が供給されてい
ない場合においても、バス要求信＠ＢＲ２が供給された
とぎにバス開放信号ＢＲＥＬを発生して、これを前記シ
ステムバスリクエスタ１２に供給する。
６とを協えており、前記“１”信号Ｓ１が供給されてい
ない場合においても、バス要求信＠ＢＲ２が供給された
とぎにバス開放信号ＢＲＥＬを発生して、これを前記シ
ステムバスリクエスタ１２に供給する。
また前記゛１°°信号Ｓ１が供給されているときには、
バス要求信号ＢＲ２，０のいずれが供給されたときにも
バス開放信号ＢＲＥ［を発生して、これを前記システム
バスリクエスタ１２に供給する。
バス要求信号ＢＲ２，０のいずれが供給されたときにも
バス開放信号ＢＲＥ［を発生して、これを前記システム
バスリクエスタ１２に供給する。
このようにこの実施例においては、タイマ１３によって
ＣＰＬＪ １０が続けてバスを使用するかどうかを検出
して、このｃｐｕ ｉ ｏが続けてバスを使用するとき
には、ゲート回路１４がバス要求信号ＢＲＯが供給され
てもバス開放信号ＢＲＥＬを発生しないようにしたので
、このＣＰＵ １０が続けてバスを使用するときには、
このマスタ９よりも優先順位が高いマスクがバス要求信
号ＢＲ２を出力しない限り、バスを開放しないようにす
ることができる。
ＣＰＬＪ １０が続けてバスを使用するかどうかを検出
して、このｃｐｕ ｉ ｏが続けてバスを使用するとき
には、ゲート回路１４がバス要求信号ＢＲＯが供給され
てもバス開放信号ＢＲＥＬを発生しないようにしたので
、このＣＰＵ １０が続けてバスを使用するときには、
このマスタ９よりも優先順位が高いマスクがバス要求信
号ＢＲ２を出力しない限り、バスを開放しないようにす
ることができる。
これにより、バスのオバーヘッドが増大しないようにす
ることができる。
ることができる。
（発明の効果）
以上説明したように本発明によれば、マスクが２バスサ
イクル以上続けて使用するときには、システムバスをリ
リースしないようにしてバスのオーバヘッドが増大しな
いようにすることができる。
イクル以上続けて使用するときには、システムバスをリ
リースしないようにしてバスのオーバヘッドが増大しな
いようにすることができる。
第１図は本発明によるシステムバスリリース回路の一実
施例を示すブロック図、第２図は一般的なバスアービト
レションシステムの一例を示すブロック図、第３図はこ
のバスアービトレーションシステムで用いられるマスク
の従来例を示すブロック図である。 １０・・・ＣＰＵ、１２・・・システムバスリクエスタ
、１３・・・検出部（タイマ）、１４・・・バス開放制
御部〈ゲート回路）。
施例を示すブロック図、第２図は一般的なバスアービト
レションシステムの一例を示すブロック図、第３図はこ
のバスアービトレーションシステムで用いられるマスク
の従来例を示すブロック図である。 １０・・・ＣＰＵ、１２・・・システムバスリクエスタ
、１３・・・検出部（タイマ）、１４・・・バス開放制
御部〈ゲート回路）。
Claims (1)
- バスの使用権を制御するシステムバスリリース回路にお
いて、ＣＰＵがバスを続けて使用するか否かを検出する
検出部と、この検出部の検出結果に基づいてＣＰＵがバ
スを連続して使用するときには、システムバスリクエス
タがバスを開放しないようにするバス開放制御部とを備
えたことを特徴とするシステムバスリリース回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10961686A JPS62266641A (ja) | 1986-05-15 | 1986-05-15 | システムバスリリ−ス回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10961686A JPS62266641A (ja) | 1986-05-15 | 1986-05-15 | システムバスリリ−ス回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62266641A true JPS62266641A (ja) | 1987-11-19 |
| JPH0516064B2 JPH0516064B2 (ja) | 1993-03-03 |
Family
ID=14514809
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10961686A Granted JPS62266641A (ja) | 1986-05-15 | 1986-05-15 | システムバスリリ−ス回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62266641A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5295133A (en) * | 1976-02-06 | 1977-08-10 | Mitsubishi Electric Corp | Buss occupation demand adjusting system |
-
1986
- 1986-05-15 JP JP10961686A patent/JPS62266641A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5295133A (en) * | 1976-02-06 | 1977-08-10 | Mitsubishi Electric Corp | Buss occupation demand adjusting system |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0516064B2 (ja) | 1993-03-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0354375B2 (ja) | ||
| US5297292A (en) | Bus system wherein a bus-using request signal is issued in advance of a determination that a bus is to be used and is thereafter cancelled if the bus is not used | |
| US6275890B1 (en) | Low latency data path in a cross-bar switch providing dynamically prioritized bus arbitration | |
| CA2011388A1 (en) | Interrupt controller for multiprocessor systems | |
| JPS62266641A (ja) | システムバスリリ−ス回路 | |
| JPH10320349A (ja) | プロセッサ及び当該プロセッサを用いるデータ転送システム | |
| JP3185737B2 (ja) | バスアービタ制御回路 | |
| JPH0830549A (ja) | バス制御装置 | |
| JP2846999B2 (ja) | マイクロプロセッサ | |
| JPS63175964A (ja) | 共有メモリ | |
| JP3365419B2 (ja) | バス調停方法 | |
| JPS619747A (ja) | バス制御装置 | |
| JP2001005775A (ja) | バスシステム | |
| JPS61165172A (ja) | メモリアクセス制御方式 | |
| JPH0217820B2 (ja) | ||
| JPH0227461A (ja) | データ転送制御装置 | |
| JPH08137785A (ja) | Ｄｍａ制御装置 | |
| JPS6280753A (ja) | バス制御方式 | |
| JP4432268B2 (ja) | バス調停システム及びこのシステムにおけるバスマスタとなる装置の中断処理方法 | |
| JPH03161856A (ja) | 情報機器 | |
| JPS5856057A (ja) | 割込信号発生装置 | |
| JPH05120220A (ja) | マイクロプロセツサ | |
| JPH02196363A (ja) | コンピュータ・システム | |
| JPH0375958A (ja) | バスアービトレーション処理方式 | |
| JPH01243159A (ja) | 分散式アービトレーション方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |