JPH02196363A - コンピュータ・システム - Google Patents

コンピュータ・システム

Info

Publication number
JPH02196363A
JPH02196363A JP1665389A JP1665389A JPH02196363A JP H02196363 A JPH02196363 A JP H02196363A JP 1665389 A JP1665389 A JP 1665389A JP 1665389 A JP1665389 A JP 1665389A JP H02196363 A JPH02196363 A JP H02196363A
Authority
JP
Japan
Prior art keywords
bus
bus right
requester
signal
request
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1665389A
Other languages
English (en)
Inventor
Takayoshi Shimizu
孝祥 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Electric Corp filed Critical Yokogawa Electric Corp
Priority to JP1665389A priority Critical patent/JPH02196363A/ja
Publication of JPH02196363A publication Critical patent/JPH02196363A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Bus Control (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は、デイジー・チェイン方式で結合されているア
ーとりとリクエスタとから構成されるコンピュータ・シ
ステムに関し、特に、デイジー・チェインの下流側に設
置されたリクエスタでも確実にバス権を獲得できるよう
に改善するものである。
〈従来の技術〉 −Rに、システム・バスのバス権を要求するデバイス(
バス・リクエスタ)が複数個存在するコンピュータ・シ
ステムでは、同一レベルのバス権要求を発生するデバイ
スをデイジー・チェイン方式で接続する。
第3図にこのような従来のデイジー・チェイン方式のコ
ンピュータ・システムの一例を表わす。
この例では、バス権を調停するアービタ1、バス権を要
求する3個のリクエスタ2−1.22.23が接続され
ている。尚、リクエスタは3個以上接続されていても良
い。
アービタ1は内部に調停部11を有し、リクエスタ21
.22.23はそれぞれバス権要求を発生する要求制御
部211.221 、231 、他のデバイスと信号を
授受する入出力部212.222 、232を有する。
デイジー・チェイン方式は、少ない信号線でバス権の制
御が行えるという利点があり、アービタ1が送出したバ
ス権許可信号BGOは各リクエスタの入出力部を介して
順次下流側へ伝達され、各リクエスタは、このバス権許
可信号BGOを受信して自分がバス権要求信号BRを発
生していればバス権を獲得し、バス権要求信号BRを発
生していなければこのバス権許可信号BGOを1個下流
側のリクエスタに伝達する。
このような第3図に示したデイジー・チェイン方式のコ
ンピュータ・システムのバス権獲得動作を第4図のタイ
ムチャートに表わす。
例えば、リクエスタ21でバス権要求REQIが発生し
たとすると外部にバス権要求信号BRを送出し、これを
受けてアービタ1は調停部11からバス権許可信号BG
Oを送出する。
信号BGOはリクエスタ21にて信号BGIIとして受
信され、リクエスタ21はバス権所有信号0WNIを出
力するとともにシステム・バス権を獲得する。このとき
ビジー信号BSYが送出される。
一方、この信号授受動作の間にリクエスタ22がらバス
権要求REQ2が発生したとすると、リクエスタ21の
システム・バス使用終了を待って、同様の手順を経てリ
クエスタ22はバス権を獲得する。
〈発明が解決しようとする課題〉 ここで、第4図のタイムチャートに示す場合のように、
リクエスタ21からバス権要求REQIが発生し、次に
リクエスタ22からバス権要求REQ2か発生し、続い
てリクエスタ23からバス権要求REQ3が発生し、リ
クエスタ22かリクエスタ21に代わってシステム・バ
ス使用中に再びリクエスタ21がバス権要求RE、Ql
を発生した場合を想定する。
このとき、リクエスタ21のバス権要求REQIとリク
エスタ23のバス権要求RBQ3とか競合した形(点A
)となるが、リクエスタ23はリクエスタ21より下流
側にあるため、リクエスタ21に先にバス権を奪われる
更に、リクエスタ21がバス使用中に今度はリクエスタ
22がバス権要求REQ2を発生したとすると(点B)
、リクエスタ21がバス使用を終了した時点でリクエス
タ22がバス権を獲得することになり、リクエスタ23
はいつまでたってもバス権を獲得できない事態が生じる
このように、リクエスタ21.22だけが高い頻度でバ
ス権を獲得できるが、リクエスタ23から下流側はなか
なかバスを使用できず、システム全体に不都合が発生す
るという問題があった。
本発明はこのような問題を解決することを課題とし、デ
イジー・チェインの下流側にあるデバイスも必ずバス権
を獲得できるようにシステムを構成することを目的とす
る。
く課題を解決するための手段〉 本発明は、アービタからバス調停中信号を出力するよう
にし、−旦バス権を獲得したリクエスタは、いずれかの
リクエスタからバス権要求が発生している間はバス権要
求を外部に送出しないようにするものであり、その構成
は次の通りである。
即ち、本発明は、デイジー・チェイン方式で接続される
、バス権要求信号を発生する少なくとも3個以上のリク
エスタと、これらのリクエスタにバス権許可信号を送出
するアービタとからなるコンピュータ・システムにおい
て、 前記アーとりに、前記バス権要求信号と内部で発生する
前記バス権許可信号とによりバス権調停中信号を出力す
るバス権調停中信号出方手段を設け、 前記リクエスタに、前記バス権調停中信号と自己のバス
権所有信号とにより前記バス権調停中信号が解除される
まで内部で発生するバス権要求を外部へ送出するのを禁
止するバス権要求送出禁止手段を設けた ことを特徴とするコンピュータ・システムである。
く作用〉 本発明のコンピュータ・システムにおいて、アービタは
リクエスタからのバス権要求信号を受けてバス権許可信
号を送出すると、バス調停中信号を送出する。一方、バ
ス権を獲得しなリクエスタは、このバス調停中信号と内
部のバス権所有信号により内部で発生するバス権要求を
外部に送出することを禁止する。そして、このリクエス
タはバス調停中信号か解除された時点で、この禁止動作
を解除する。
従って、−旦バス権を獲得したリクエスタは外部にバス
権要求を送出しないようになり、下流側のリクエスタは
バス権を獲得できる。
〈実施例〉 第1図は本発明を実施したコンピュータ・システムを表
わす図である。
この図において、第3図の従来例と符号が同じものはそ
の機能は同一である。
本発明のコンピュータ・システムの特徴は次の通りであ
る。
第1に、アービタ1に、バス権要求信号BR及び内部で
発生するバス権許可信号BGOによりセット、リセット
されてバス権調停中信号AIPを出力するフリップ・フ
ロップ回路FF12を設けたことである。
第2に、各々のリクエスタ21.22.23に、バス権
調停中信号AIPと内部で発生するバス権所有信号0W
NI 、0WN2,0WN3によりセット。
リセットされて禁止信号MSKI、MSK2.MSK3
を出力するフリップ・フロップ回路FF213、223
 ; 233を設けるとともに、この禁止信号により内
部で発生するバス権要求を外部へ出力するのを禁止する
ゲート回路g4.g2.g3を設けたことである。
さて、このように構成されたコンピュータ・システムの
動作を第2図のタイムチャートを用いて説明する。
リクエスタ21からバス権要求RE Q 、1が発生し
、アービタ1からバス権許可信号BGOか与えられてリ
クエスタ21かバス権を獲得してバス権所有信号OWN
 1 、ヒジー信号BSYが送出されるまでの過程は従
来と同様である。
ここで、アービタ1において、与えられたバス権要求信
号BRと内部で発生したバス権許可信号BGOによりF
F12がセットされ、その出力がバス権調停中信号AJ
Pとして送出される。
そして、このバス権所有信号AIPとバス権所有信号0
WN1によりFF213がセットされる。
このFF213の出力は禁止信号MSK1としてゲート
回路g1の一方の端子に与えられる。ゲート回路g1は
他方の端子に要求制御部211からのバス権要求が入力
されており、禁止信号MSK1により要求制御部211
から発生するバス権要求は外部に送出されないようにす
る。
この間にリクエスタ22からバス権要求REQ2が発生
した場合は、従来と同様の手順を経てリクエスタ22は
バス権を獲得する。尚、リクエスタ22内部にあっては
リクエスタ21と同様に、F F 222から禁止信号
MSK2が発生し、ゲート回路g2から要求制御部22
1のバス権要求が外部に送出されないようにする。
ここで、リクエスタ21がバス権獲得中にリクエスタ2
3からバス権要求REQ3が発生し、更にすクエスタ2
2がパス使用中にリクエスタ21内の要求制御部211
から再度バス権要求が発生した(点線Ll)とする。こ
のとき、リクエスタ21内ではFF213及びゲート回
路g1により要求制御部211の出力は、外部へ送出さ
れることはない。
このため、このシステムにおいてはあたかもリクエスタ
23のみからバス権要求REQ3か発生しているように
みなされ、リクエスタ23は直ちにバス権を獲得するこ
とかできる。また、リクエスタ23内部にあってはリク
エスタ21.22と同様に、要求制御部231からのバ
ス権要求は外部へ送出されない。
そして、リクエスタ23かバス権を獲得し、どのリクエ
スタからもバス権要求信号BRが送出されていない状態
でアービタ1内のFF12はリセットされ、バス調停中
信号AIP送出は解除される。
これにより、各々のリクエスタ21.22.23内のF
F213 、223 、233はリセットされて禁止信
号MSKI、MSK2.MSK3は解除され、ゲート回
路g1.g2.g3は要求制御部211 、221 。
223のバス権要求REQI、REQ2.REQ3を外
部へ送出できるようになる。
尚、第2図のタイムチャー■・において、リクエスタ2
3かバス権を獲得する前に、リクエスタ22内の要求制
御部221からバス権要求が発生した場合(点線L2)
であっても、リクエスタ22内要求制御部221からバ
ス権要求が外部へ送出されることはなく、リクエスタ2
3はバス権を獲得できる。
これより以降は上述の動作を行い、−旦バス権を獲得し
たリクエスタは、他のリクエスタからバス権要求が発生
しなくなるまでバス権要求を外部へ送出しないので、デ
イジー・チェインの下流側に設置されているリクエスタ
でも確実にバス権を獲得することができる。
尚、第1図の実施例では、リクエスタの個数は3個であ
るが、これに限らず、多数のリクエスタを接続可能であ
る。
〈発明の効果〉 以上述べたように、本発明のコンピュータ・システムに
よれば、下流側のリクエスタでも必ずバス権を獲得する
ことができ、システムにハングアップ等の不都合が発生
することがなくシステムの信頼性が向上する。
また、本発明では、アービタ、リクエスタに新たに回路
を付加したが、従来のものと同等の時間でバス権調停が
でき、バス権調停の時間が余分にかかることはない。
【図面の簡単な説明】
第1図はデイジー・チェイン方式の本発明のコンピュー
タ・システムの構成を表わす図、第2図は本発明システ
ムの動作を表わすフローヂャート、第3図は従来のデイ
ジー・チェイン方式のコンピュータ・システムを表わす
図、第4図は従来のシステムの動作を表わすタイムチャ
ー1へである。

Claims (1)

    【特許請求の範囲】
  1. (1)デイジー・チェイン方式で接続される、バス権要
    求信号を発生する少なくとも3個以上のリクエスタと、
    これらのリクエスタにバス権許可信号を送出するアービ
    タとからなるコンピュータ・システムにおいて、 前記アービタに、前記バス権要求信号と内部で発生する
    前記バス権許可信号とによりバス権調停中信号を出力す
    るバス権調停中信号出力手段を設け、 前記リクエスタに、前記バス権調停中信号と自己のバス
    権所有信号とにより前記バス権調停中信号が解除される
    まで内部で発生するバス権要求を外部へ送出するのを禁
    止するバス権要求送出禁止手段を設けた ことを特徴とするコンピュータ・システム。
JP1665389A 1989-01-26 1989-01-26 コンピュータ・システム Pending JPH02196363A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1665389A JPH02196363A (ja) 1989-01-26 1989-01-26 コンピュータ・システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1665389A JPH02196363A (ja) 1989-01-26 1989-01-26 コンピュータ・システム

Publications (1)

Publication Number Publication Date
JPH02196363A true JPH02196363A (ja) 1990-08-02

Family

ID=11922301

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1665389A Pending JPH02196363A (ja) 1989-01-26 1989-01-26 コンピュータ・システム

Country Status (1)

Country Link
JP (1) JPH02196363A (ja)

Similar Documents

Publication Publication Date Title
JP3323947B2 (ja) デッドロック検出およびマスキング装置
JP2986176B2 (ja) バス権制御方式およびバスシステム
JPH061458B2 (ja) 共有母線のための分配仲裁装置および方法
US6275890B1 (en) Low latency data path in a cross-bar switch providing dynamically prioritized bus arbitration
KR100480605B1 (ko) 네트워크 제어기의 송신부 버퍼 및 수신부 버퍼를제어하는 방법 및 네트워크 제어기
US20030115392A1 (en) Method of arbitration for bus use request and system therefor
JPH02196363A (ja) コンピュータ・システム
JPH0210459A (ja) バス使用権決定方式
JPH08153065A (ja) バス制御回路
JPS6280753A (ja) バス制御方式
JPS6095672A (ja) バスの優先度制御方式
KR0175467B1 (ko) 버스중재회로
JP3415474B2 (ja) バスブリッジ調停方式
JP4432268B2 (ja) バス調停システム及びこのシステムにおけるバスマスタとなる装置の中断処理方法
JPH04168557A (ja) バス調停回路
JPS6079455A (ja) バス制御方式
JPH04106651A (ja) システムバスの制御装置
KR20080044456A (ko) 버스인터페이스장치
JP2009054087A (ja) 情報処理装置、pciバス制御方法、およびpciバス制御プログラム
JPH08263428A (ja) スプリット転送方式を適用する情報処理装置及び同装置におけるバス調停方法
JPH09128327A (ja) バス調停回路
JPH01205365A (ja) バス獲得制御方式
JPH0398146A (ja) マルチプロセッサシステム
JPH06243089A (ja) バス獲得方式
JPS58203563A (ja) 権利順序割当制御方式