JPH05120220A - マイクロプロセツサ - Google Patents

マイクロプロセツサ

Info

Publication number
JPH05120220A
JPH05120220A JP27970691A JP27970691A JPH05120220A JP H05120220 A JPH05120220 A JP H05120220A JP 27970691 A JP27970691 A JP 27970691A JP 27970691 A JP27970691 A JP 27970691A JP H05120220 A JPH05120220 A JP H05120220A
Authority
JP
Japan
Prior art keywords
bus
microprocessor
use right
signal
bus use
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP27970691A
Other languages
English (en)
Inventor
Eiichi Abe
栄一 阿部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Device Solutions Corp
Original Assignee
Toshiba Corp
Toshiba Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Microelectronics Corp filed Critical Toshiba Corp
Priority to JP27970691A priority Critical patent/JPH05120220A/ja
Publication of JPH05120220A publication Critical patent/JPH05120220A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Bus Control (AREA)
  • Information Transfer Systems (AREA)

Abstract

(57)【要約】 【目的】外部バスマスタがバス使用権を取得してバスを
使用している間でも、必要に応じてマイクロプロセッサ
がバス使用権を再度取得してその動作を実行でき、プロ
セッサ使用システムに柔軟性を与えるマイクロプロセッ
サを提供する。 【構成】マイクロプロセッサ11が外部バスマスタ12
に対してバス使用権を放棄するように要求する機能を有
することを特徴とする。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、マイクロプロセッサに
係り、特に外部バスマスタに対するバス使用権の裁停機
能を有するマイクロプロセッサに関する。
【0002】
【従来の技術】図4は、従来のマイクロプロセッサを用
いたマイクロコンピュータシステムの一部を示すブロッ
ク図である。
【0003】ここで、41は例えば16ビットのマイク
ロプロセッサ、42は外部バスマスタである。上記マイ
クロプロセッサ41と外部バスマスタ42とは、バス使
用権要求信号(/BR)を伝送するための/BR線4
3、はバス使用権許可信号(/BG)を伝送するための
/BG線44、バス使用権許可アクノレージ信号(/B
GACK)を伝送するための/BGACK線45からな
るバス・アービトレーション制御線により接続されてい
る。
【0004】なお、以下の説明においては、信号のアサ
ートとは、信号電圧の“H”レベル、“L”レベルに関
係なく信号がアクティブであることを示し、信号のネゲ
ートとは、信号が非アクティブであることを示すものと
する。図5は、図4のシステムにおける動作例を示すフ
ローチャートである。
【0005】まず、外部バスマスタ42がバス使用権を
要求することを通知するために/BR信号をアサート
し、/BR線43を介してマイクロプロセッサ41に送
信する。これにより、マイクロプロセッサ41がバス使
用権を開放し、それを通知するために/BG信号をアサ
ートし、/BG線44を介して外部バスマスタ42に送
信する。これにより、外部バスマスタ42は、バス使用
権を取得し、それを通知するために/BGACK信号を
アサートし、/BGACK線45を介してマイクロプロ
セッサ41に送信する。その後、外部バスマスタ42
は、マイクロプロセッサ41と同様の方法でデータ転送
を実行する。この間、マイクロプロセッサ41は、外部
バスマスタ42がバス使用権を開放し、それを通知する
ために/BGACK信号がネゲートされるのを待つ。外
部バスマスタ42は、データ転送を終了した後、バス使
用権を放棄(開放)し、それを通知するために/BGA
CK信号をネゲートし、/BGACK線45を介してマ
イクロプロセッサ41に送信する。これにより、マイク
ロプロセッサ41がバス使用権を再度取得し、マイクロ
プロセッサとしての動作を再開する。
【0006】上記した従来のマイクロプロセッサ41
は、外部バスマスタ42がバス使用権を取得している
(つまり、/BGACK信号をアサートしている)間に
命令を実行しなければならないような緊急かつ重要な事
態が発生しても、外部バスマスタ42がバス使用を終了
してバス使用権を放棄する(つまり、/BGACK信号
をネゲートする)までの間は命令の実行を待たなければ
ならない。換言すれば、外部バスマスタ42がバス使用
権を一旦取得すると、マイクロプロセッサ41は停止状
態になってしまい、その間は何もできなくなってしま
う。
【0007】また、従来のマイクロプロセッサ41は、
外部バスマスタ42からバス使用権が要求されると、無
条件にバス使用権を開放してしまうので、マイクロプロ
セッサ41がバスを優先的に使用して処理したい一連の
命令群を実行中でも中断せざるを得ない。
【0008】
【発明が解決しようとする課題】上記したように従来の
マイクロプロセッサは、外部バスマスタがバス使用権を
取得してバスを使用している間に重要な割込み要求が発
生しても、プロセッサとしての動作を実行できなくなっ
てしまうという問題があった。
【0009】また、従来のマイクロプロセッサは、外部
バスマスタからバス使用権が要求されるとバス使用権を
開放してしまうので、マイクロプロセッサがバスを優先
的に使用して処理したい一連の命令群を実行中でも中断
せざるを得ないという問題があった。
【0010】本発明は上記の問題点を解決すべくなされ
たもので、外部バスマスタがバス使用権を取得してバス
を使用している間でも、必要に応じてマイクロプロセッ
サがバス使用権を再度取得してその動作を実行でき、マ
イクロプロセッサ使用システムに柔軟性を与え得るマイ
クロプロセッサを提供することを目的とする。
【0011】また、本発明の他の目的は、バスを優先的
に使用して処理したい一連の命令群を実行中に外部バス
マスタからバス使用権が要求された場合でも、一連の命
令群を中断することなく実行し得るマイクロプロセッサ
を提供することにある。
【0012】
【課題を解決するための手段】第1の発明のマイクロプ
ロセッサは、外部バスマスタに対してバス使用権を放棄
するように要求する機能を有することを特徴とする。ま
た、第2の発明のマイクロプロセッサは、外部バスマス
タに対するバス使用権の開放を禁止/許可制御する機能
を有することを特徴とする。
【0013】
【作用】第1の発明によれば、外部バスマスタがバス使
用権を取得してバスを使用している間でも、マイクロプ
ロセッサが外部バスマスタに対してバス使用権を放棄す
るように要求する機能を必要に応じて利用することによ
り、外部バスマスタによるバス使用が終了するのを待つ
ことなく、マイクロプロセッサがバス使用権を再度取得
し、プロセッサとしての動作を実行でき、マイクロプロ
セッサ使用システムに柔軟性を与えることが可能にな
る。
【0014】また、第2の発明によれば、マイクロプロ
セッサがバスを優先的に使用して処理する一連の命令群
を実行させたい場合には、その実行前にバス使用権の開
放を禁止し、一連の命令群の実行後にバス使用権の開放
を許可するように制御しておけば、一連の命令群の実行
中に外部バスマスタからバス使用権が要求された場合で
も、バス使用権を開放することなく、一連の命令群を中
断することなく実行することが可能になる。
【0015】
【実施例】以下、図面を参照して本発明の実施例を詳細
に説明する。図1は、本発明の第1実施例に係るマイク
ロプロセッサを用いたマイクロコンピュータシステムの
一部を示すブロック図である。
【0016】ここで、11は例えば16ビットのマイク
ロプロセッサ、12は外部バスマスタ(例えばダイレク
ト・メモリ・アクセス・コントローラ)である。上記マ
イクロプロセッサ11と外部バスマスタ12とは、バス
使用権要求信号(/BR)を伝送するための/BR線1
3、バス使用権許可信号(/BG)を伝送するための/
BG線14、バス使用権許可アクノレージ信号(/BG
ACK)を伝送するための/BGACK線15、プロセ
ッサが外部バスマスタに対してバス使用権を放棄するよ
うに要求する信号(プロセッサバス使用権要求信号、/
PBR)を送信するための/PBR線16からなるバス
・アービトレーション制御線が接続されている。
【0017】上記マイクロプロセッサ11は、外部バス
マスタ12に対してバス使用権を放棄するように要求す
る機能を有する。具体的な構成の一例としては、マルチ
マスタシステムバスにインターフェースするために使用
されるバスアービタ部11aに、所定の割込み要求信号
に基ずいて/PBR信号を生成する機能が付加され、さ
らに、この/PBR信号を外部の/PBR線16に出力
するための出力端子11bが付加されている点が異な
る。図2は、図1のシステムにおける動作例を示すフロ
ーチャートである。
【0018】まず、外部バスマスタ12がバス使用権を
要求することを通知するために/BR信号をアサート
し、/BR線13を介してマイクロプロセッサ11に送
信する。これにより、マイクロプロセッサ11がバス使
用権を開放し、それを通知するために/BG信号をアサ
ートし、/BG線14を介して外部バスマスタ12に送
信する。これにより、外部バスマスタ12は、バス使用
権を取得し、それを通知するために/BGACK信号を
アサートし、/BGACK線15を介してマイクロプロ
セッサ11に送信する。その後、外部バスマスタ12
は、マイクロプロセッサ11と同様の方法でデータ転送
を実行する。この間、マイクロプロセッサ11は、通常
は、外部バスマスタ12がバス使用権を開放し、それを
通知するために/BGACK信号がネゲートされるのを
待つ。しかし、この間に所定の割込み要求信号が発生
し、この割込み要求に対してマイクロプロセッサ11が
直ちに応答処理する必要がある場合には、マイクロプロ
セッサ11は外部バスマスタ12に対してバス使用権を
放棄するように要求することを通知するために/PBR
信号をアサートし、/PBR線16を介して外部バスマ
スタ12に送信する。外部バスマスタ12は、データ転
送を終了した後、または、上記/PBR信号に基ずいて
バス使用権を放棄(開放)し、それを通知するために/
BGACK信号をネゲートし、/BGACK線15を介
してマイクロプロセッサ11に送信する。これにより、
マイクロプロセッサ11がバス使用権を再度取得し、マ
イクロプロセッサ11としての動作を再開する。この
際、前記割込み要求に基ずいてバス使用権を取得した場
合には、割込み処理を実行する。
【0019】なお、上記したマイクロプロセッサ11が
直ちに応答処理する必要がある場合の一例としては、例
えばシステム電源の異常を検知した場合に入力する割込
み要求に対処してシステム電源を無停電電源に切り換え
る処理が挙げられる。
【0020】上記第1実施例のマイクロプロセッサによ
れば、外部バスマスタ12がバス使用権を取得してバス
を使用している間でも、マイクロプロセッサ11が外部
バスマスタ12に対してバス使用権を放棄するように要
求する機能を必要に応じて利用することにより、外部バ
スマスタ12によるバス使用が終了するのを待つことな
く、マイクロプロセッサ11がバス使用権を再度取得
し、プロセッサとしての動作を実行できる。従って、割
込み要求に対する応答速度を改善でき、また、システム
に柔軟性を与えることが可能になる。図3は、本発明の
第2実施例に係るマイクロプロセッサを用いたマイクロ
コンピュータシステムの一部を示すブロック図である。
【0021】ここで、31は例えば16ビットのマイク
ロプロセッサ、32は外部バスマスタである。上記マイ
クロプロセッサ31と外部バスマスタ32とは、バス使
用権要求信号(/BR)を伝送するための/BR線3
3、バス使用権許可信号(/BG)を伝送するための/
BG線34、バス使用権許可アクノレージ信号(/BG
ACK)を伝送するための/BGACK線35からなる
バス・アービトレーション制御線により接続されてい
る。
【0022】上記マイクロプロセッサ31は、外部バス
マスタ32に対するバス使用権の開放を禁止/許可制御
する機能を有する。具体的な構成の一例としては、命令
デコーダ31aに、プログラムに含まれるバス使用権開
放禁止命令コードをデコードしてバス使用権開放禁止信
号を発生し、プログラムに含まれるバス使用権開放許可
命令コードをデコードしてバス使用権開放許可信号を発
生する機能が付加されている。この場合、本例では、バ
ス使用権開放禁止/許可信号のネゲート状態(例えば
“H”レベル)をバス使用権開放禁止信号に対応させ、
バス使用権開放禁止/許可信号のアサート状態(例えば
“L”レベル)をバス使用権開放許可信号に対応させて
いる。そして、上記バス使用権開放禁止/許可信号と外
部の/BR線33から入力する/BR信号とを二入力ア
ンドゲート31bに入力し、このアンドゲート31bの
出力を内部/BR信号として用いている。
【0023】上記第2実施例のシステムにおいて、マイ
クロプロセッサ31がバスを優先的に使用して処理する
一連の命令群を実行させたい場合には、その実行前にバ
ス使用権の開放を禁止し、一連の命令群の実行後にバス
使用権の開放を許可するようにプログラムを組んでお
く。これにより、上記一連の命令群の実行前にバス使用
権開放禁止/許可信号がネゲート状態になるので、一連
の命令群の実行中に外部バスマスタ32からバス使用権
が要求された場合(/BR信号がアサート状態になる)
でも、アンドゲート31bの出力(内部/BR信号)は
ネゲート状態のままであり、要求を無視することにな
る。換言すれば、上記マイクロプロセッサ31は、バス
使用権を開放することなく、一連の命令群を中断するこ
となく実行することが可能になる。そして、上記一連の
命令群の実行後にバス使用権開放禁止/許可信号がアサ
ート状態になるので、マイクロプロセッサ31が外部バ
スマスタ32からバス使用権が要求された場合(/BR
信号がアサート状態になる)には、アンドゲート31b
の出力(内部/BR信号)がアサート状態になり、要求
を受け付けることが可能になる。
【0024】なお、上記したマイクロプロセッサ31が
バスを優先的に使用して処理したい場合の一例として
は、例えばシステム電源の異常を検知した場合に入力す
る割込み要求に対処してシステム電源を無停電電源に切
り換え中の一連の処理が挙げられる。
【0025】従って、上記したようなマイクロプロセッ
サ31を使用すれば、ユーザーはシステムを変更せず
に、マイクロプロセッサ31に一連の命令群を中断する
ことなく実行させることができ、システムの性能を向上
させることが可能になる。
【0026】さらに、本発明の第3実施例として、第1
実施例のマイクロプロセッサ11の機能と第2実施例の
マイクロプロセッサ31の機能とを合わせ持つマイクロ
プロセッサを実現することも可能である。
【0027】
【発明の効果】上述したように本発明のマイクロプロセ
ッサによれば、外部バスマスタがバス使用権を取得して
バスを使用している間でも、必要に応じてマイクロプロ
セッサがバス使用権を再度取得してその動作を実行で
き、マイクロプロセッサ使用システムに柔軟性を与える
ことができる。
【0028】また、本発明のマイクロプロセッサによれ
ば、バスを優先的に使用して処理したい一連の命令群を
実行中に外部バスマスタからバス使用権が要求された場
合でも、一連の命令群を中断することなく実行すること
ができる。
【図面の簡単な説明】
【図1】本発明の第1実施例に係るマイクロプロセッサ
を用いたマイクロコンピュータシステムの一部を示すブ
ロック図。
【図2】図1のシステムにおける動作例を示すフローチ
ャート。
【図3】本発明の第2実施例に係るマイクロプロセッサ
を用いたマイクロコンピュータシステムの一部を示すブ
ロック図。
【図4】従来のマイクロプロセッサを用いたマイクロコ
ンピュータシステムの一部を示すブロック図。
【図5】図4のシステムにおける動作例を示すフローチ
ャート。
【符号の説明】
11、31…マイクロプロセッサ、11a…バスアービ
タ部、11b…出力端子、12、32…外部バスマス
タ、13、33…バス使用権要求信号(/BR)線、1
4、34…バス使用権許可信号(/BG)線、15、3
5…バス使用権許可アクノレージ信号(/BGACK)
線、16…プロセッサバス使用権要求信号(/PBR)
線、31a…命令デコーダ、31b…アンドゲート。

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 外部バスマスタに対してバス使用権を放
    棄するように要求する機能を有することを特徴とするマ
    イクロプロセッサ。
  2. 【請求項2】 外部バスマスタに対するバス使用権の開
    放を禁止/許可制御する機能を有することを特徴とする
    マイクロプロセッサ。
  3. 【請求項3】 外部バスマスタに対してバス使用権を放
    棄するように要求する機能および外部バスマスタに対す
    るバス使用権の開放を禁止/許可制御する機能を有する
    ことを特徴とするマイクロプロセッサ。
  4. 【請求項4】 請求項1または3記載のマイクロプロセ
    ッサにおいて、前記マイクロプロセッサは、所定の割込
    み要求信号に基ずいてプロセッサバス使用権要求信号を
    生成してプロセッサバス使用権要求信号を出力する機能
    を有するバスアービタ部と、上記プロセッサバス使用権
    要求信号を外部へ出力するための端子とを具備すること
    を特徴とするマイクロプロセッサ。
  5. 【請求項5】 請求項2または3記載のマイクロプロセ
    ッサにおいて、前記マイクロプロセッサは、プログラム
    に含まれるバス使用権開放禁止命令コードをデコードし
    てバス使用権開放禁止信号を発生し、プログラムに含ま
    れるバス使用権開放許可命令コードをデコードしてバス
    使用権開放許可信号を発生する機能を有する命令デコー
    ダと、上記バス使用権開放禁止信号が発生している間は
    外部からバス使用権要求信号が入力しても無視し、上記
    バス使用権開放許可信号が発生している間は外部からバ
    ス使用権要求信号が入力すると受け付けるゲート機能と
    を具備することを特徴とするマイクロプロセッサ。
JP27970691A 1991-10-25 1991-10-25 マイクロプロセツサ Withdrawn JPH05120220A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27970691A JPH05120220A (ja) 1991-10-25 1991-10-25 マイクロプロセツサ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27970691A JPH05120220A (ja) 1991-10-25 1991-10-25 マイクロプロセツサ

Publications (1)

Publication Number Publication Date
JPH05120220A true JPH05120220A (ja) 1993-05-18

Family

ID=17614747

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27970691A Withdrawn JPH05120220A (ja) 1991-10-25 1991-10-25 マイクロプロセツサ

Country Status (1)

Country Link
JP (1) JPH05120220A (ja)

Similar Documents

Publication Publication Date Title
US4737932A (en) Processor
JP4685312B2 (ja) データ処理システムおよび電力節約方法
US4602327A (en) Bus master capable of relinquishing bus on request and retrying bus cycle
JP2996183B2 (ja) Dma機能を備えたデータ処理装置
JPH05120220A (ja) マイクロプロセツサ
JPH10320349A (ja) プロセッサ及び当該プロセッサを用いるデータ転送システム
JP2004062910A (ja) マルチコアプロセッサにセマフォを具現化し、共通資源へのアクセスを制御する方法
JPH02166549A (ja) 共有メモリ制御装置
JPH05151143A (ja) Dmaコントローラ内蔵コンピユータの割り込み処理方式
JPH05165541A (ja) 電子回路
JPH0830549A (ja) バス制御装置
JP2846999B2 (ja) マイクロプロセッサ
JP4432268B2 (ja) バス調停システム及びこのシステムにおけるバスマスタとなる装置の中断処理方法
JPS5847468Y2 (ja) マイクロプロセツサ相互排除回路
JPS6280753A (ja) バス制御方式
JPH09138780A (ja) バス調停回路
JPH0876876A (ja) マイクロプロセッサのクロック供給制御回路
JPS59212963A (ja) 割込制御方式
JPS63136159A (ja) デ−タ処理装置
JPH01163865A (ja) バス調停制御システム
JPH05173949A (ja) マイクロプロセッサ装置
JPS5856057A (ja) 割込信号発生装置
JPH04222009A (ja) データ処理装置
JPH04271451A (ja) マイクロコンピュータ
JPH03188547A (ja) データ転送制御装置

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19990107