JPS62244152A - 半導体パッケージ用セラミック基板 - Google Patents

半導体パッケージ用セラミック基板

Info

Publication number
JPS62244152A
JPS62244152A JP8886786A JP8886786A JPS62244152A JP S62244152 A JPS62244152 A JP S62244152A JP 8886786 A JP8886786 A JP 8886786A JP 8886786 A JP8886786 A JP 8886786A JP S62244152 A JPS62244152 A JP S62244152A
Authority
JP
Japan
Prior art keywords
notch
substrate
edge
lead frame
glass
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8886786A
Other languages
English (en)
Other versions
JPH0754833B2 (ja
Inventor
Naosuke Fujii
藤井 尚佑
Kazuo Okamura
和男 岡村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Narumi China Corp
Original Assignee
Narumi China Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Narumi China Corp filed Critical Narumi China Corp
Priority to JP61088867A priority Critical patent/JPH0754833B2/ja
Publication of JPS62244152A publication Critical patent/JPS62244152A/ja
Publication of JPH0754833B2 publication Critical patent/JPH0754833B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • H01L23/13Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1515Shape
    • H01L2924/15158Shape the die mounting substrate being other than a cuboid
    • H01L2924/15162Top view

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、サークワット(CerQuad)・セラミッ
ク基板よりなる高密度実装用基板に係り、より詳細には
、リードフレーム折曲時にサークワッド・セラミック基
板の牛ャビティ部を有する面に印刷されているシールガ
ラス縁端と基板縁端のクランク発生を防止できるように
した高密度実装用基板に関する。
〔従来の技術〕
従来、半導体ペレットをセラミック基板上に搭載する半
導体パンケージにはサーブイブ(Car口IP)タイプ
のものが多く用いられている。しかし、近年の半導体チ
ップの高集積化、高速化、電子装置の小型化、実装の高
密度化に伴い、サークワットタイプの半導体パッケージ
が開発され、使用に供されている。
そして、該半導体パッケージは、第7〜11図を参照し
ながら説明すると、サークワット・セラミ・ツク基板1
1の中央に形成さているキャビiイ12を有する面に低
融点シールガラス23をスクリーン印刷した後、上記セ
ラミック基板11を加熱、該シールガラス23を焼成し
、該ガラス23上にリードフレーム24を載せ、上記焼
成温度以上の温度で該セラミック基板11を加熱し、リ
ードフレーム24をガラス上に融着することにより得て
いる。
しかし、上述した手法で得た半導体パッケージは、セラ
ミック基板11の縁端部14への低融点シールガラス2
3のスクリーン印刷が回能で、しかも印刷ズレがあり、
またセラミック基板11の寸法にバラツキがあるため、
スクリーン印刷されたガラスペーストが該基板周面17
にまで流出しく第1図参照)、更にはみ出す(第9図す
参照)という問題を有している。
そこで、該半導体パッケージは、通常、セラミック基板
11の外形寸法より少し小さいスクリーンパターンで設
計された低融点シールガラス23で印刷、乾燥した後、
該シールガラス23を焼成し、該基板上にリードフレー
ム24を載せて(第1O図a参照)、該リードフレーム
24をガラス23上に融着することで得るようにしてい
る。
〔発明が解決しようとする問題点〕
しかしながら、上述した従来の半導体パッケージの場合
、リードフレーム付けをする際、ガラス焼成温度以上に
セラミック基板を加熱する必要があり、加熱により該リ
ードフレームの自重で上記シールガラスが基板外方に押
し出されて基板の周面まで流動しく第10図す参照)、
金型でリードフレームの折曲時に該リードフレームがセ
ラミック基板の縁端を圧迫し、基板縁端のシールガラス
にクラックを発生させる(第11図参照)という問題を
有している。そして、該クランクは後工程においいてリ
ーク等の気密不良を発生し易(なるという問題につなが
る。
本発明は、以上のような点に対処して創案されたもので
あって、その目的とするところは、リードフレーム付け
の際にシールガラスがセラミック基板の周面まで流動す
ることなく、また該リードフレームの折曲時にシールガ
ラスの縁端にクランクの発生のおそれを軽減した高密度
実装用基板を従供することにある。
C問題点を解決するための手段および作用〕そして、上
記目的を達成するための手段とじての本発明の高密度実
装用基板は、キャビティを有する面にシールガラスを印
刷するようにしたサークワッド・セラミック基板よりな
る高密度実装用基板であって、該面の縁端部に基板外周
に沿って切欠が形成された構成よりなる。
ここで、上記構成において、通常、上記切欠は断面視に
おいて切欠始端と切欠終端とを結ぶ線分に対して基板内
方に窪むもしくは折曲する切欠として形成されており、
また該切欠は基板の全外周に沿って連続して形成されて
いる。
そして、上記構成に基づく本発明の高密度実装用基板に
よれば、セラミック基板上へのシールガラスをスクリー
ン印刷するに際して、該シールガラスの端部が上記切欠
に沿って流動し、更に、リードフレーム付は作業時にお
いて該リードフレームの自重によって流動する上□記シ
ールガラスは切欠部分に保持され上記基板の周面に流出
するのを防止するように作用する。
〔実施例〕
以下、図面を参照しながら、本発明を具体化した実施例
について説明する。
ここに、第1〜6図は本発明の実施例を示し、第1図は
サークワッド・セラミック基板の平面図、第2図aは側
面図図、第2図すは第2図aの部分拡大図、第3図aは
第2図すにリードフレームを載せた状態を示す部分拡大
図、第3図すはリードフレーム付けした状態を示す部分
拡大図、第4図は第1図のセラミック基板にリードフレ
ーム付けをした状態の平面図、第5図は第4図の側面図
、第6図は第5図の部分拡大図である。なお、前述した
従来例を示す第7〜11図と同一箇所、部材については
同一符号を付している。
本実施例の高密度実装用基板におけるサークワッド・セ
ラミック基板は、第1.2図に示すように正四角形状の
セラミック基板11であって、該基板11の中央に半導
体素子を収容するためのキャビティ12が形成され、ま
た、該キャビティ12を有する面13の縁端部14に切
欠15が形成されている。
切欠15は基板11の周(縁)端に沿って金外周に連続
して形成され、面13の縁端部14に近傍する箇所に切
欠始端16を有し、外周面17の上記縁端部14に近傍
する箇所に切欠終端18を有し、該切欠始端16と切欠
終端18とを結ぶ線分19に対して基板内方に折曲して
、切欠始端16と折曲点20とが傾斜面21を形成し、
また折曲点20と切欠終端18とが縁面22を形成し、
該縁面22と上記面13とが平行する段差を構成するよ
うに形成されている。
ここで、上記切欠始端16と切欠終端18との深さhは
0.15J、35+nm、折曲点20と切欠終端18と
の奥行きdは0.1〜0.25mm程度としである。
これは、基板11上にスクリーン印刷する低融点シール
ガラスの厚みや該ガラス上に融着するリードフレームの
重量等によって定められるもので、通常、該シールガラ
スの厚みが0.25mm 、リードフレームの厚みが0
.15mn+程度にされるので、上記深さhは0.25
mm 、奥行きdは0.15mm程度とすることが好ま
しい。そして、この段差によりシールガラスの流動を吸
収するようにしている。
次ぎに、上述実施例の上記サークワッド・セラミック基
板11よりなる高密度実装用基板の製造方法およびその
作用について、第2図および第4〜6図に基づいて説明
する。
まず、キャビティ12を有する面13の四方の切欠始端
16に囲まれる部分に低融点シールガラス23をスクリ
ーン印刷した後、セラミック基板IIを加熱し、シール
ガラス23を焼成する。
続いて、二亥シーJレガラス23上にリードフレーム2
4を載せる(第3図a参照)と、該シールガラス23の
ガラスペーストがリードフレーム24の自重により切欠
15の切欠始端16より傾斜面21および縁面22に沿
って流下・流動するものの途中で止まり、基板11の外
周面にはみ出さすことなく、上記リードフレーム24が
シールガラス23に融着する(第3図す参照)。そして
、リードフレーム24を金型により3字状に折曲するこ
とにより高密度実装用基板が製造できる(第6図参照)
そして、以上のように構成された高密度実装用基板は、
シールガラス23のガラスペーストが基板11の!!端
部14まで流動することなく、咳縁端部14に形成され
た切欠15の存在により、該切欠15内に誘導され、リ
ードフレーム24の折曲部25にガラスペーストがなく
空間部26を形成するので、リードフレーム24の折曲
時に、該リードフレーム24の折曲部25およびその近
傍がシールガラス23と接触し・圧迫するおそれを少な
くできるように作用する。
上述した実施例においては、基板の縁端部に形成した切
欠として、傾斜面と縁面とを有する折曲(段差)形状で
説明したが、該切欠としては、この形状に限定されるも
のでなく、例えば切欠始端と切欠終端とを結ぶ線分に対
して基板内方に凹状に窪む形状等としてもよい。換言す
れば、基板上に配設するシールガラスの縁端がリードフ
レーム折曲時に圧迫を受けないようにした形状であれば
よい。
また、上述実施例においては、切欠を基板の全周にわた
って形成したもので説明したが、該切欠を部分的に形成
した構成、例えばリードフレームを融着する箇所のみに
形成した形状、その他基板の角部分に咳切欠を形成しな
いようにした形状等としてもよい。
なお、本発明は上述実施例に限定されるものでなく、本
発明の要旨を変更しない範囲内において変形実施できる
ものも含むものである。
〔発明の効果〕
以上の記載より明らかなように、本発明の高密度実装用
基板によれば、基板の縁端部に切欠を形成し、シールガ
ラスのガラスペーストが基板周面にまでンR動すること
がないので、リードフレーム折曲時に該リードがシール
ガラス縁端に接触することなく、また基板への圧迫が軽
減され、基板クラックやガラスクラック等の発生を防止
できるという効果を有する。
また、本発明の高密度実装用基板によれば、リードフレ
ームの折曲時にガラスクラックの発生を考慮する必要性
を減少できるので、リード折曲の作業効率を向上させる
ことができるという効果をも有する。
従って、本発明の高密度実装用基板によれば、クラック
の発生が軽減されるので、後工程におけるリーク等の気
密不良の発生を軽減でき、信幀性の高い半導体装置を提
供できるという効果を有する。
【図面の簡単な説明】
第1〜6図は本発明の実施例を示し、第1図はサークワ
ッド・セラミック基板の平面図、第2図aは側面図、第
2図すは第2図aの部分拡大図、第3図aは第2図すに
リードフレームを載せた状態を示す部分拡大図、第3図
すはリードフレーム付けした状態を示す部分拡大図、第
4図は第1図のセラミック基板にリードフレーム付けを
した状態の平面図、第5図は第4図の側面図、第6図は
第5図の部分拡大図、第7〜11図は従来例を示し、第
7図はサークワッド・セラミック基板の平面図、第8図
は第7図の側面図、第9図a、bはシールガラススクリ
ーン印刷した状態を示す部分拡大断面図、第1O図aは
リードフレームを載せた状態を示す部分拡大図、第1O
図すはリードフレームを融着した状態を示す部分拡大図
、第11図はリードフレームを折曲した状態を示す断面
図である。 11・・・サークワッド・セラミック基板、12・・・
キャビティ、13・・・キャビティを有する面、14・
・・縁端部、15・・・切欠、16・・・切欠始端、1
7・・・外周面、18・・・切欠終端 特 許 出願人 鳴海製陶株式会社 代理人 弁理士 吉 村 博 文 N1図

Claims (3)

    【特許請求の範囲】
  1. (1)キャビティを有する面にシールガラスを印刷する
    ようにしたサークワッド・セラミック基板よりなる高密
    度実装用基板において、該面の縁端部に基板外周に沿っ
    て切欠が形成されていることを特徴とする高密度実装用
    基板。
  2. (2)切欠が、切欠の断面視において切欠始端と切欠終
    端とを結ぶ線分に対して基板内方に窪むもしくは折曲す
    る切欠として形成されている特許請求の範囲第1項に記
    載の高密度実装用基板。
  3. (3)切欠が基板の全外周に沿って連続して形成されて
    いる特許請求の範囲第1項に記載の高密度実装用基板。
JP61088867A 1986-04-16 1986-04-16 半導体パッケージ用セラミック基板 Expired - Lifetime JPH0754833B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61088867A JPH0754833B2 (ja) 1986-04-16 1986-04-16 半導体パッケージ用セラミック基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61088867A JPH0754833B2 (ja) 1986-04-16 1986-04-16 半導体パッケージ用セラミック基板

Publications (2)

Publication Number Publication Date
JPS62244152A true JPS62244152A (ja) 1987-10-24
JPH0754833B2 JPH0754833B2 (ja) 1995-06-07

Family

ID=13954958

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61088867A Expired - Lifetime JPH0754833B2 (ja) 1986-04-16 1986-04-16 半導体パッケージ用セラミック基板

Country Status (1)

Country Link
JP (1) JPH0754833B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0198248A (ja) * 1987-10-09 1989-04-17 Matsushita Electric Works Ltd 回路基板の製法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58135945U (ja) * 1982-03-10 1983-09-13 京セラ株式会社 ガラス封止形半導体パツケ−ジ
JPS6074652A (ja) * 1983-09-30 1985-04-26 Fujitsu Ltd 半導体装置
JPS6142156A (ja) * 1984-08-02 1986-02-28 Kyocera Corp ガラス封止形半導体パツケ−ジ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58135945U (ja) * 1982-03-10 1983-09-13 京セラ株式会社 ガラス封止形半導体パツケ−ジ
JPS6074652A (ja) * 1983-09-30 1985-04-26 Fujitsu Ltd 半導体装置
JPS6142156A (ja) * 1984-08-02 1986-02-28 Kyocera Corp ガラス封止形半導体パツケ−ジ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0198248A (ja) * 1987-10-09 1989-04-17 Matsushita Electric Works Ltd 回路基板の製法

Also Published As

Publication number Publication date
JPH0754833B2 (ja) 1995-06-07

Similar Documents

Publication Publication Date Title
JPH10242369A (ja) 半導体装置及びその製造方法
JP2995264B2 (ja) 半導体パッケージ用印刷回路基板ストリップ及びこの基板ストリップの不良印刷回路基板ユニット表示方法
JPS62244152A (ja) 半導体パッケージ用セラミック基板
EP0711104B1 (en) Semiconductor device and method for making same
JPH10256442A (ja) 放熱板及びそれを用いた複合半導体装置
JPS60254646A (ja) 半導体装置
JPH1084183A (ja) 表面実装素子のはんだ付用治具
JP2746234B2 (ja) 混成集積回路装置およびその製造方法
JPS59224147A (ja) 半導体装置
JPH036052A (ja) 半導体パッケージ
JPH0139417Y2 (ja)
JPH0677252U (ja) Icパッケージ
JP2000286303A (ja) 半導体素子の実装構造
JPH0794674A (ja) 半導体装置およびその製造方法
JPH0236557A (ja) リードフレームおよびそれを用いた半導体装置
JPH03147353A (ja) 表面実装型半導体パッケージ
JPH104106A (ja) 半導体装置
JPS6355866B2 (ja)
JPH0287654A (ja) 表面実装型半導体装置
KR100280538B1 (ko) 비 지 에이 패키지의 단자설치구조 및 방법
JPS5916349A (ja) 集積回路装置
JPH0992774A (ja) 半導体装置用リードフレーム
CN114551419A (zh) 电阻贴片装置及其方法和igbt衬板
JPS61244090A (ja) 半導体装置の実装方法
JPS60223142A (ja) 半導体装置