JPS61244090A - 半導体装置の実装方法 - Google Patents

半導体装置の実装方法

Info

Publication number
JPS61244090A
JPS61244090A JP8448285A JP8448285A JPS61244090A JP S61244090 A JPS61244090 A JP S61244090A JP 8448285 A JP8448285 A JP 8448285A JP 8448285 A JP8448285 A JP 8448285A JP S61244090 A JPS61244090 A JP S61244090A
Authority
JP
Japan
Prior art keywords
semiconductor device
mounting
package
package body
pellet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8448285A
Other languages
English (en)
Inventor
和夫 小島
英一郎 佐藤
正行 森田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP8448285A priority Critical patent/JPS61244090A/ja
Publication of JPS61244090A publication Critical patent/JPS61244090A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野] 本発明は半導体装置、特にフラットパッケージ形状の樹
脂封止型半導体装置の実装に適用して有効な技術に関す
るものである。
[背景技術] 低コストでしかも高集積化が実現できる点からフラット
パッケージ形状の樹脂封止型半導体装置が注目されてい
る。
ところで該樹脂封止型の半導体装置はモールド後のパッ
ケージ本体に反りを生じる場合がある。
このようなパッケージ本体の反りは半導体装置が高集積
化してパッケージが大きくなるほど顕著にあられれる。
この反りにともない例えば第2図に示すように、各リー
ド3aの先端が取付基板に対してU字状に弧を描くよう
に変形する。このため、第2図に示すように、半導体装
置1の実装の際にパッケージの中央部分から突出するり
−ド3aは取付基板4上の電極5aに接触した状態とな
るが、パッケージ本体の隅部2の近傍から突出するリー
ド3bは取付基板4上の対応する電極部分5bに接合せ
ず、導通不良を生じる可能性のあることが本発明者によ
って明らかにされた。
ところで、樹脂封止型半導体装置の反りが橿端な場合、
ベレット6の裏面側のパンケージ面7にクランク8とな
って現れる。これは各種材料の熱膨張係数の相異および
ベレット60表面側のパンケージ面9までの樹脂肉厚す
とベレット6の裏面側のパッケージ面7までの樹脂肉厚
aの差が原因であると考えられる。
第2図に示されるような取付基板4への実装が行われる
場合、すなわち半導体ベレット6が設けられた表面側の
パンケージ面9が上にして行われる場合、クランクを生
じ易いパンケージ面7が取付基板4側に隠れることとな
る。この場合、上面からの目視観察ではパッケージクラ
ンク8を発見しにくく、また仮に発見したとしてもその
修復が容易でないことが本発明者によって同時に明らか
にされた。
なお、フラットパッケージ形状の半導体装置の実装技術
として詳しく述べである例としては、日経マグロウヒル
社1984年6月11日発行、日経エレクトロニクス別
冊「マイクロデバイセズ磁2JP148〜P153があ
る。
[発明の目的] 本発明の目的はフラットパッケージ形状の樹脂封止型半
導体装置の実装不良を防止することにある。
本発明の他の目的はパッケージクランクの発見およびそ
の修復が容易な実装技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
[発明の概要] 本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、次の通りである。
すなわち、パッケージ本体から突出した外部リードがペ
レット付けされた面の方向に折り曲げ形成されてなる半
導体装置を平坦基板上に載置し、前記基板方向にパッケ
ージ本体を押圧した状態をもって前記半導体装置の外部
リードと前記基板の電極とをろう材により結合させるこ
とにより、各リードの先端が直線状に平坦化して、各リ
ードが均一に対応する取付は基板上の電極に当接するた
め、実装不良を防止することができる。
また、パッケージ本体から突出した外部リードがベレッ
ト付けされた面の方向に折り曲げ成形されているので、
パッケージクランクの生じる可能性のあるベレット裏面
側のパッケージ面が上面側となるため、実装状態でパッ
ケージクランクの発見およびその修復が容易となる。
[実施例1] 第1図ta+〜(blは本発明の一実施例である半導体
装置の実装方法を順次示す正面図である。
本実施例に用いられる半導体装置は断面四角形の偏平パ
ッケージ本体の各側面から四方向にリード3a、3bが
突出してなるフラットパッケージ形状の樹脂封止型半導
体装置11である。この半導体装置11は、例えば平板
状の4270イ等の金属板を所定形状に加工して得られ
たリードフレームのタブ16上に半導体ペレット6を取
付け、ボンディング技術によって該ベレット6の電極と
各リード3a、3bとを金等のワイヤ12で接続した後
、ベレット6の周囲を金型等を用いてエポキシ樹脂等の
樹脂13でモールドして得られるものである。
また、本実施例で使用される取付基板4はいわゆるプリ
ント配線基板であって、その表面にはメタライズにより
配線が形成され、所定の配線部分にはスクリーン印刷技
術によって形成された半田からなる電極5a、5bが形
成されている。
以下、本実施例の実装方法について説明する。
まず、半導体装置1のリードを第1図ta+に示すよう
に一旦ベレッド6が取り付けられた表面側方向に折り曲
げた後、その先端近傍で外側水平方向に折り曲げ、S字
状にリード3a、3bを成形す次に前記リード3a、3
bの先端部分が電極5a、5bに対応するように半導体
装置1を取付基板4上に載置する。このとき、半導体装
置1のパッケージの反りはペレット表面側の樹脂肉厚a
がペレット表面側の樹脂肉厚すよりも大きいため、取付
基板4上に載置した状態では逆U字状になる。
したがって、このパッケージの反り状態により、パッケ
ージ隅部22近傍から突出したり一ド3bは電極5bと
接触した状態となるが、パッケージ中央23付近から突
出したリード3aは取付基板4から浮き上がり、対応す
る電極5aと非接触の状態となる。
次に、半導体装置11の上方より棒状の押圧治具14を
用いてパッケージ上面の四隅近傍15の部分を取付基板
4の方向に押圧する。この押圧力により、パッケージ隅
部近傍15から突出したり一ド3bには取付基板4から
突き上げられる力がかかり、このリード3b先端はパッ
ケージ方向に押し上げられる。一方、取付基板4から浮
いた状態となっているパッケージ中央23付近から突出
したリード3a先端は、押圧治具14によりパッケージ
が取付基板4の方向に押しつけられるのにともない、各
々対応する電極5aと接触する状態となる。
なお、ここでパンケージの押圧は押圧治具14によらず
熱風等をパッケージに吹き付けて行ってもよい。
以上のようにパッケージ隅部15を押圧することにより
、半導体装置11の全てのリード3a。
3b先端が対応する電極5a、5bと接触するようにな
った段階で押圧治具14による押圧を解除する。
次に、半導体装置11を取付基板4上で位置決めした後
に、図示しない赤外線ランプでたとえば230℃程度の
温度条件で10秒程度前記電極5a、5bの部分を加熱
する。これにより、電極5a、Sb上の半田5が溶融し
、前記リード3a。
3b先端と電極5a、5bの接合および電気的接続が達
成され、実装が完了する。
このように本実施例によれば、リード3a、3b先端の
反りは取付基板4に対して逆U字状となるため、パッケ
ージ隅部15を押圧することによって隅部15近傍から
突出するリード3b先端を浮き上がらせて全てのリード
3a、3b先端を直線状に均一に平坦にすることが容易
となり、実装不良を防止することができる。
また、一般にパッケージクラックを生じ易いペレット6
の裏面側のパッケージ面7を露出させた状態で半導体装
置11を取付基板4に実装するため、実装後のパンケー
ジクランクの発見が容易となり、またその際の樹脂充填
等の補修が極めて容易となる。
さらに、リフロ一工程等において赤外線ランプ等の加熱
手段で直接パッケージを加熱する場合であっても、ペレ
ット6が裏面を上にして実装され、しかもタブ16によ
り熱が遮断されるため加熱がペレット6に及ぼす影響を
防止することができる。
[効果] (1)、半導体装置のパッケージ本体から突出した外部
リードをペレット方向に折り曲げ成形した後、平坦基板
上に載置し、上方より前記基板方向にパッケージ本体を
押圧した後、前記半導体装置を取付基板に載置しリフロ
ーすることにより、全てのリード先端を平坦にすること
が容易となり、実装不良を防止することができる。
(2)、パンケージクランクを生じ易いペレット表面側
のパンケージ面を露出させた状態で半導体装置を取付基
板に実装することにより、実装後のパッケージクランク
の発見および補修を容易に行うことができる。
(3)、ペレットの裏面側を上にして取付基板に実装す
ることにより、リフロ一工程等において加熱手段で直接
パッケージ本体を加熱する場合であっても、樹脂の肉厚
およびタブの介在により熱がペレットに及ぼす影響を防
止することができる。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。
たとえば、実施例では半導体装置として四方向にリード
が突出したフラットパッケージ形状のものについてのみ
説明したが、これに限られず二方向にのみリードが突出
したパッケージ形状のもの等であっ、でもよい。
【図面の簡単な説明】
第1図1M1〜(blは本発明の一実施例である半導体
装置の実装方法を順次示す正面図、 第2図は従来の半導体装置を取付基板に載置した場合に
生じるパッケージの反りの状態を示す平面図である。 1・・・半導体装置、3a、3b・・・リード、4・・
・取付基板、5a、5b・・・電極(半田)、6・・・
ペレット、8・・・クランク、11・・・半導体装置、
12・・・ワイヤ、13・・・樹脂、14・・・押圧治
具。 第  1  図 第  2  図

Claims (1)

  1. 【特許請求の範囲】 1、フラットパッケージ形状の樹脂封止型半導体装置の
    実装方法であって、パッケージ本体から突出した外部リ
    ードがペレット付けされた面の方向に折り曲げ形成され
    てなる半導体装置を平坦基板上に載置し、前記基板方向
    にパッケージ本体を押圧した状態をもって前記半導体装
    置の外部リードと前記基板の電極とをろう材により結合
    させることを特徴とする半導体装置の実装方法。 2、上記ろう材が半田からなり、上記外部リードの基板
    の電極とが半田のリフローによって結合されることを特
    徴とする特許請求の範囲第1項記載の半導体装置の実装
    方法。 3、パッケージ本体の押圧をパッケージ隅部近傍を治具
    で押さえつけることによって行うことを特徴とする特許
    請求の範囲第1項記載の半導体装置の実装方法。 4、パッケージ本体の押圧をパッケージ本体の上方に設
    けられてノズルより気体を噴射して行うことを特徴とす
    る特許請求の範囲第1項記載の半導体装置の実装方法。
JP8448285A 1985-04-22 1985-04-22 半導体装置の実装方法 Pending JPS61244090A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8448285A JPS61244090A (ja) 1985-04-22 1985-04-22 半導体装置の実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8448285A JPS61244090A (ja) 1985-04-22 1985-04-22 半導体装置の実装方法

Publications (1)

Publication Number Publication Date
JPS61244090A true JPS61244090A (ja) 1986-10-30

Family

ID=13831860

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8448285A Pending JPS61244090A (ja) 1985-04-22 1985-04-22 半導体装置の実装方法

Country Status (1)

Country Link
JP (1) JPS61244090A (ja)

Similar Documents

Publication Publication Date Title
US5091341A (en) Method of sealing semiconductor device with resin by pressing a lead frame to a heat sink using an upper mold pressure member
JP2795788B2 (ja) 半導体チップの実装方法
US7015593B2 (en) Semiconductor device having contact prevention spacer
JPH10242369A (ja) 半導体装置及びその製造方法
JP2677632B2 (ja) 超薄型表面実装樹脂封止半導体装置
JP3632930B2 (ja) ボールグリッドアレイ半導体装置
JPS61244090A (ja) 半導体装置の実装方法
JPH01315167A (ja) 半導体装置
JPH01189151A (ja) 面実装型半導体装置の外部リード
JPH0344040A (ja) 半導体装置及びその製造方法
JP3938810B2 (ja) 半導体装置の実装方法
JP2003142531A (ja) 半導体装置の実装方法
EP0711104A1 (en) Packaged semiconductor, semiconductor device made therewith and method for making same
JP3472342B2 (ja) 半導体装置の実装体の製造方法
JP4235417B2 (ja) 表面実装型電子部品及びその製造方法
JPH01120856A (ja) リードフレーム
JP2914577B2 (ja) 表面実装電子デバイスの製造方法
JPS59224147A (ja) 半導体装置
JPS60171746A (ja) 半導体装置
JP3063587B2 (ja) 電子部品および電子部品の製造方法
JPH03201554A (ja) 基板実装用の電子部品
JP2536568B2 (ja) リ―ドフレ―ム
JPH0794674A (ja) 半導体装置およびその製造方法
JP2001168239A (ja) ボールグリッドアレイ半導体装置及びその実装方法
JPH0479260A (ja) 半導体装置