JPH104106A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH104106A JPH104106A JP8155792A JP15579296A JPH104106A JP H104106 A JPH104106 A JP H104106A JP 8155792 A JP8155792 A JP 8155792A JP 15579296 A JP15579296 A JP 15579296A JP H104106 A JPH104106 A JP H104106A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- mounting portion
- outer periphery
- semiconductor
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/27—Manufacturing methods
- H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
- H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/83009—Pre-treatment of the layer connector or the bonding area
- H01L2224/83051—Forming additional members, e.g. dam structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83385—Shape, e.g. interlocking features
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/15165—Monolayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3511—Warping
Landscapes
- Die Bonding (AREA)
Abstract
(57)【要約】
【課題】 基体上の搭載部に半導体素子を搭載して蓋体
により封止して成る半導体装置において、搭載部が凹状
に反った場合に半導体素子の下面外周に欠けが発生して
素子の損傷や動作不良が発生していた。 【解決手段】 半導体素子13を搭載するための搭載部15
を上面に有する基体11と蓋体12とにより形成される空所
に半導体素子13を収容して成る半導体装置10の搭載部15
に、半導体素子13の下面外周と搭載部15との接触を防止
するための台座17または溝を形成した。これにより、搭
載部15との接触による半導体素子13の下面外周の欠けの
発生やそれに伴う動作不良が発生しなくなる。
により封止して成る半導体装置において、搭載部が凹状
に反った場合に半導体素子の下面外周に欠けが発生して
素子の損傷や動作不良が発生していた。 【解決手段】 半導体素子13を搭載するための搭載部15
を上面に有する基体11と蓋体12とにより形成される空所
に半導体素子13を収容して成る半導体装置10の搭載部15
に、半導体素子13の下面外周と搭載部15との接触を防止
するための台座17または溝を形成した。これにより、搭
載部15との接触による半導体素子13の下面外周の欠けの
発生やそれに伴う動作不良が発生しなくなる。
Description
【０００１】
【発明の属する技術分野】本発明は半導体素子を半導体
素子収納用パッケージに収容して成る半導体装置に関
し、特に搭載時における半導体素子の損傷を防止した半
導体装置に関するものである。
素子収納用パッケージに収容して成る半導体装置に関
し、特に搭載時における半導体素子の損傷を防止した半
導体装置に関するものである。
【０００２】
【従来の技術】半導体素子を半導体素子収納用パッケー
ジに収容して成る半導体装置は、半導体素子と、上面の
ほぼ中央に凹部を有するセラミック製の基体とその凹部
を封止する蓋体とにより半導体素子を内部に収容するた
めの空所が形成された半導体素子収納用パッケージとか
ら成り、基体の凹部には半導体素子の搭載部を有してい
る。搭載部には半導体素子が取着されて搭載されるとと
もに搭載された半導体素子の近傍から外部に導出される
多数のメタライズ配線層等から成る導体層が配設されて
おり、搭載部に搭載された半導体素子の各電極をワイヤ
ボンディング等を介して導体層に電気的に接続した後、
凹部の外周部に蓋体を取着して半導体素子を空所の内部
に気密に収容することによって半導体装置となる。
ジに収容して成る半導体装置は、半導体素子と、上面の
ほぼ中央に凹部を有するセラミック製の基体とその凹部
を封止する蓋体とにより半導体素子を内部に収容するた
めの空所が形成された半導体素子収納用パッケージとか
ら成り、基体の凹部には半導体素子の搭載部を有してい
る。搭載部には半導体素子が取着されて搭載されるとと
もに搭載された半導体素子の近傍から外部に導出される
多数のメタライズ配線層等から成る導体層が配設されて
おり、搭載部に搭載された半導体素子の各電極をワイヤ
ボンディング等を介して導体層に電気的に接続した後、
凹部の外周部に蓋体を取着して半導体素子を空所の内部
に気密に収容することによって半導体装置となる。
【０００３】このような構成の半導体装置の中でも、例
えば半導体素子としてＣＣＤ（電荷結合素子）リニアイ
メージセンサーや固体撮像素子等を収容するものには、
通常は半導体素子が細長い形状のため、図６に平面図で
示すように細長い長方形状の半導体素子収納用パッケー
ジが用いられている。
えば半導体素子としてＣＣＤ（電荷結合素子）リニアイ
メージセンサーや固体撮像素子等を収容するものには、
通常は半導体素子が細長い形状のため、図６に平面図で
示すように細長い長方形状の半導体素子収納用パッケー
ジが用いられている。
【０００４】図６において、１はセラミック製の基体で
あり、２は基体１のほぼ中央に形成された凹部、３は半
導体素子、４は導体層の一部である。凹部２は半導体素
子３を収容する空所を形成するものであり、その底面は
半導体素子３の搭載部となっている。なお、蓋体は図示
していない。
あり、２は基体１のほぼ中央に形成された凹部、３は半
導体素子、４は導体層の一部である。凹部２は半導体素
子３を収容する空所を形成するものであり、その底面は
半導体素子３の搭載部となっている。なお、蓋体は図示
していない。
【０００５】基体１はアルミナセラミック等の絶縁材料
から成り、従来より周知のセラミックグリーンシート積
層法によって作製されているが、この作製法では一般に
焼成の際のシートの不均一な焼成収縮に起因して図７に
断面図で示すように基体１ならびに半導体素子の搭載部
に凹状あるいは凸状の反りが生じることがあった。
から成り、従来より周知のセラミックグリーンシート積
層法によって作製されているが、この作製法では一般に
焼成の際のシートの不均一な焼成収縮に起因して図７に
断面図で示すように基体１ならびに半導体素子の搭載部
に凹状あるいは凸状の反りが生じることがあった。
【０００６】図７において、１は基体、２は凹部、３は
半導体素子、４は導体層であり、５は凹部２の底面にあ
たる半導体素子の搭載部、６は蓋体である。
半導体素子、４は導体層であり、５は凹部２の底面にあ
たる半導体素子の搭載部、６は蓋体である。
【０００７】図７の半導体装置では半導体素子収納用パ
ッケージの基体１ならびに搭載部５が凹状に反っている
場合を示しており、このような反りの方向や大きさは焼
成条件等によりある程度は制御可能であるが、完全に解
消することは製造上のばらつきのため困難である。ここ
で、搭載部５が凸状に反った場合には、半導体素子３が
その下面のほぼ中心部の微小な面積で搭載部５と接触す
ることになって搭載時に半導体素子３のぐらつきが生じ
易くなり、半導体素子３の各電極と導体層４とをボンデ
ィングワイヤ等によって正確に接続することが困難にな
ったり、半導体素子３が傾いた状態で搭載されるために
固体撮像素子等による正確な画像が得られなくなったり
するため、通常は搭載部５が図示したように凹状に反る
ような傾向の条件で作製されている。
ッケージの基体１ならびに搭載部５が凹状に反っている
場合を示しており、このような反りの方向や大きさは焼
成条件等によりある程度は制御可能であるが、完全に解
消することは製造上のばらつきのため困難である。ここ
で、搭載部５が凸状に反った場合には、半導体素子３が
その下面のほぼ中心部の微小な面積で搭載部５と接触す
ることになって搭載時に半導体素子３のぐらつきが生じ
易くなり、半導体素子３の各電極と導体層４とをボンデ
ィングワイヤ等によって正確に接続することが困難にな
ったり、半導体素子３が傾いた状態で搭載されるために
固体撮像素子等による正確な画像が得られなくなったり
するため、通常は搭載部５が図示したように凹状に反る
ような傾向の条件で作製されている。
【０００８】そして、このように搭載部５が凹状に反っ
た状態では、半導体素子３を搭載部５に搭載する際に半
導体素子３をその下面外周の複数の角７で搭載部５に接
触させてぐらつかないようにすることにより、傾きが無
い状態で半導体素子３を搭載部５に搭載する工夫がなさ
れている。
た状態では、半導体素子３を搭載部５に搭載する際に半
導体素子３をその下面外周の複数の角７で搭載部５に接
触させてぐらつかないようにすることにより、傾きが無
い状態で半導体素子３を搭載部５に搭載する工夫がなさ
れている。
【０００９】
【発明が解決しようとする課題】しかしながら、このよ
うに搭載部５が凹状に反った半導体装置では、搭載部５
と接触する半導体素子３の角７に搭載時の負荷や使用時
の応力が集中し、また角７は他の部分に比べて機械的衝
撃に弱くて欠け易いため、半導体素子３に欠けを発生さ
せ易いという問題点があった。
うに搭載部５が凹状に反った半導体装置では、搭載部５
と接触する半導体素子３の角７に搭載時の負荷や使用時
の応力が集中し、また角７は他の部分に比べて機械的衝
撃に弱くて欠け易いため、半導体素子３に欠けを発生さ
せ易いという問題点があった。
【００１０】また、そのように半導体素子３の下面外周
に欠けが発生した場合、欠けの範囲が半導体素子３の配
線部に及んで半導体素子３の機能を損なったり、欠けた
破片が半導体素子３の電極上に留まって正常なワイヤボ
ンディングが出来なくなったり半導体素子３の撮像部に
付着して部分的に光電変換を妨げて正常な画像が得られ
なくなったりするという問題点があった。
に欠けが発生した場合、欠けの範囲が半導体素子３の配
線部に及んで半導体素子３の機能を損なったり、欠けた
破片が半導体素子３の電極上に留まって正常なワイヤボ
ンディングが出来なくなったり半導体素子３の撮像部に
付着して部分的に光電変換を妨げて正常な画像が得られ
なくなったりするという問題点があった。
【００１１】本発明は上記の問題点を解決すべく完成さ
れたもので、その目的は、半導体素子の搭載部が凹状に
反った場合でも搭載される半導体素子の下面外周に欠け
を発生させることがなく、搭載される半導体素子の欠け
の発生による半導体素子の損傷や動作不良が生じること
がない、高信頼性の半導体装置を提供することにある。
れたもので、その目的は、半導体素子の搭載部が凹状に
反った場合でも搭載される半導体素子の下面外周に欠け
を発生させることがなく、搭載される半導体素子の欠け
の発生による半導体素子の損傷や動作不良が生じること
がない、高信頼性の半導体装置を提供することにある。
【００１２】
【課題を解決するための手段】本発明の請求項１に係る
半導体装置は、半導体素子と、その半導体素子を搭載す
るための搭載部を上面に有する基体と、蓋体とから成
り、前記基体と蓋体とにより形成される空所に前記半導
体素子を収容して成る半導体装置であって、前記搭載部
に、前記半導体素子の下面外周と前記搭載部との接触を
防止するための、前記半導体素子よりも小さな外寸の台
座を形成したことを特徴とするものである。
半導体装置は、半導体素子と、その半導体素子を搭載す
るための搭載部を上面に有する基体と、蓋体とから成
り、前記基体と蓋体とにより形成される空所に前記半導
体素子を収容して成る半導体装置であって、前記搭載部
に、前記半導体素子の下面外周と前記搭載部との接触を
防止するための、前記半導体素子よりも小さな外寸の台
座を形成したことを特徴とするものである。
【００１３】また、本発明の請求項２に係る半導体素子
は、半導体素子と、その半導体素子を搭載するための搭
載部を上面に有する基体と、蓋体とから成り、前記基体
と蓋体とにより形成される空所に前記半導体素子を収容
して成る半導体装置であって、前記搭載部に、前記半導
体素子の下面外周と前記搭載部との接触を防止するため
の、前記半導体素子の下面外周に対応する溝を形成した
ことを特徴とするものである。
は、半導体素子と、その半導体素子を搭載するための搭
載部を上面に有する基体と、蓋体とから成り、前記基体
と蓋体とにより形成される空所に前記半導体素子を収容
して成る半導体装置であって、前記搭載部に、前記半導
体素子の下面外周と前記搭載部との接触を防止するため
の、前記半導体素子の下面外周に対応する溝を形成した
ことを特徴とするものである。
【００１４】本発明の請求項１に係る半導体装置によれ
ば、基体の半導体素子搭載部に半導体素子の下面外周と
搭載部との接触を防止するための半導体素子よりも小さ
な外寸の台座を形成したことから、基体が凹状に反った
場合であっても半導体素子の下面外周、特に下面外周の
角が搭載部と接触することがない。そのため半導体素子
の下面外周に欠けが発生することがなくなり、欠けの発
生による半導体素子の損傷や動作不良が生じることもな
くなる。
ば、基体の半導体素子搭載部に半導体素子の下面外周と
搭載部との接触を防止するための半導体素子よりも小さ
な外寸の台座を形成したことから、基体が凹状に反った
場合であっても半導体素子の下面外周、特に下面外周の
角が搭載部と接触することがない。そのため半導体素子
の下面外周に欠けが発生することがなくなり、欠けの発
生による半導体素子の損傷や動作不良が生じることもな
くなる。
【００１５】また、本発明の請求項２に係る半導体装置
によれば、基体の半導体素子搭載部に半導体素子の下面
外周と搭載部との接触を防止するための半導体素子の下
面外周に対応する溝を形成したことから、基体が凹状に
反った場合であっても半導体素子の下面外周、特に下面
外周の角が搭載部と接触することがない。そのため半導
体素子の下面外周に欠けが発生することがなくなり、欠
けの発生による半導体素子の損傷や動作不良が生じるこ
ともなくなる。
によれば、基体の半導体素子搭載部に半導体素子の下面
外周と搭載部との接触を防止するための半導体素子の下
面外周に対応する溝を形成したことから、基体が凹状に
反った場合であっても半導体素子の下面外周、特に下面
外周の角が搭載部と接触することがない。そのため半導
体素子の下面外周に欠けが発生することがなくなり、欠
けの発生による半導体素子の損傷や動作不良が生じるこ
ともなくなる。
【００１６】
【発明の実施の形態】以下、本発明の半導体装置につき
図面に基づいて説明する。図１および図２は本発明の請
求項１に係る半導体装置の一実施形態を示す断面図およ
び平面図である。
図面に基づいて説明する。図１および図２は本発明の請
求項１に係る半導体装置の一実施形態を示す断面図およ
び平面図である。
【００１７】図１および図２に示す半導体装置10におい
て、11は基体、12は蓋体、13は半導体素子である。な
お、図２においては蓋体12は図示せず、半導体素子13は
その搭載位置を一点鎖線で示している。
て、11は基体、12は蓋体、13は半導体素子である。な
お、図２においては蓋体12は図示せず、半導体素子13は
その搭載位置を一点鎖線で示している。
【００１８】基体11は、酸化アルミニウム質焼結体等の
電気絶縁材料から成り、その上面のほぼ中央には半導体
素子13を収容するための空所となる凹部14が形成されて
おり、その底面は半導体素子13の搭載部15となってい
る。16は導体層であり、メタライズあるいは導電性ペー
ストの印刷焼成により、半導体素子13の近傍から基体11
の底面もしくは側面にかけて導出されるようにして複数
形成されている。この導体層16には、搭載された半導体
素子13の各電極がボンディングワイヤ等（図示せず）を
介して電気的に接続される。
電気絶縁材料から成り、その上面のほぼ中央には半導体
素子13を収容するための空所となる凹部14が形成されて
おり、その底面は半導体素子13の搭載部15となってい
る。16は導体層であり、メタライズあるいは導電性ペー
ストの印刷焼成により、半導体素子13の近傍から基体11
の底面もしくは側面にかけて導出されるようにして複数
形成されている。この導体層16には、搭載された半導体
素子13の各電極がボンディングワイヤ等（図示せず）を
介して電気的に接続される。
【００１９】基体11は従来周知のセラミックグリーンシ
ート積層法により作製される。例えば、アルミナ（Ａｌ
2 Ｏ3 ）粉末にシリカ（ＳｉＯ2 ）・マグネシア（Ｍｇ
Ｏ）・カルシア（ＣａＯ）等の焼結助剤を加え、これに
バインダ・有機溶剤・可塑剤等を加えて周知の方法にて
混練して泥漿状とし、これを周知のドクターブレード法
にて成形し、所定厚みのグリーンシートを得る。得られ
たグリーンシートに所定のスルーホールや凹部14を形成
するための所定の穴を金型で打ち抜き、続いて導体層16
を形成する所定位置に、タングステン（Ｗ）等の高融点
金属粉末にバインダ・有機溶剤・可塑剤等を加えて混練
した焼成後に導体層16となる導電性ペーストをスクリー
ン印刷法等で被着させる。その後これらグリーンシート
を必要枚数積層し、還元雰囲気中1500〜1600℃で焼成す
ることによって導体層16を有する基体11が作製される。
ート積層法により作製される。例えば、アルミナ（Ａｌ
2 Ｏ3 ）粉末にシリカ（ＳｉＯ2 ）・マグネシア（Ｍｇ
Ｏ）・カルシア（ＣａＯ）等の焼結助剤を加え、これに
バインダ・有機溶剤・可塑剤等を加えて周知の方法にて
混練して泥漿状とし、これを周知のドクターブレード法
にて成形し、所定厚みのグリーンシートを得る。得られ
たグリーンシートに所定のスルーホールや凹部14を形成
するための所定の穴を金型で打ち抜き、続いて導体層16
を形成する所定位置に、タングステン（Ｗ）等の高融点
金属粉末にバインダ・有機溶剤・可塑剤等を加えて混練
した焼成後に導体層16となる導電性ペーストをスクリー
ン印刷法等で被着させる。その後これらグリーンシート
を必要枚数積層し、還元雰囲気中1500〜1600℃で焼成す
ることによって導体層16を有する基体11が作製される。
【００２０】蓋体12は金属やガラス、セラミック等から
なり、基体11の凹部14を覆うように基体11の上面にガラ
スやロウ材・樹脂等の封止材を介して接合される。これ
により、基体11と蓋体12とにより空所が形成され、その
内部に半導体素子13が気密に封止されて収容される。
なり、基体11の凹部14を覆うように基体11の上面にガラ
スやロウ材・樹脂等の封止材を介して接合される。これ
により、基体11と蓋体12とにより空所が形成され、その
内部に半導体素子13が気密に封止されて収容される。
【００２１】なお、図１および図２に示した形態では基
体11側に凹部14を形成しているが、平板状の基体と中央
に凹部を有する蓋体とにより同様の空所を形成するよう
にしてもよい。
体11側に凹部14を形成しているが、平板状の基体と中央
に凹部を有する蓋体とにより同様の空所を形成するよう
にしてもよい。
【００２２】半導体素子13としては、例えばロジック用
半導体素子やメモリ用半導体素子・ＣＣＤリニアイメー
ジセンサ・固体撮像素子等があるが、前述のように、本
発明の半導体装置は中でもＣＣＤリニアイメージセンサ
ーや固体撮像素子等の半導体素子に非常に好適である。
半導体素子やメモリ用半導体素子・ＣＣＤリニアイメー
ジセンサ・固体撮像素子等があるが、前述のように、本
発明の半導体装置は中でもＣＣＤリニアイメージセンサ
ーや固体撮像素子等の半導体素子に非常に好適である。
【００２３】基体11の凹部14の底面にあたる搭載部15に
は、そのほぼ中央に、半導体素子13の下面外周と搭載部
15との接触を防止するための、半導体素子13よりも小さ
な外寸の台座17が形成されている。
は、そのほぼ中央に、半導体素子13の下面外周と搭載部
15との接触を防止するための、半導体素子13よりも小さ
な外寸の台座17が形成されている。
【００２４】この台座17および搭載部15はその面が平坦
あるいは図１に示すようにわずかに凹状に反った状態に
形成されており、これにより台座17上に半導体素子13を
搭載した際に半導体素子13が台座17の外周の複数の支持
点で固定されることとなる。
あるいは図１に示すようにわずかに凹状に反った状態に
形成されており、これにより台座17上に半導体素子13を
搭載した際に半導体素子13が台座17の外周の複数の支持
点で固定されることとなる。
【００２５】従って、半導体素子13を基体11に水平に安
定して搭載固定することができる。
定して搭載固定することができる。
【００２６】搭載部15の台座17における反りの大きさは
100μｍ以下であることが望ましく、100 μｍを超える
と半導体素子13を台座17上に熱硬化性樹脂などの接着剤
で搭載固定する場合に半導体素子13と台座17との間隙が
大きくなって、接着剤中にボイドが発生して半導体素子
13の固定が不十分となる傾向があり、接着剤の使用量が
多くなることから接着剤と半導体素子13との熱膨張率の
差に起因する応力によって半導体素子13にクラックを発
生させるなどの損傷を与え易くなる傾向がある。また、
反りの大きさが20μｍであれば、台座17周辺の搭載部15
の面の反りが大きくなったような場合でも半導体素子13
の下面外周を搭載部15から十分に浮かせて接触を防止す
ることができて、より好適となる。
100μｍ以下であることが望ましく、100 μｍを超える
と半導体素子13を台座17上に熱硬化性樹脂などの接着剤
で搭載固定する場合に半導体素子13と台座17との間隙が
大きくなって、接着剤中にボイドが発生して半導体素子
13の固定が不十分となる傾向があり、接着剤の使用量が
多くなることから接着剤と半導体素子13との熱膨張率の
差に起因する応力によって半導体素子13にクラックを発
生させるなどの損傷を与え易くなる傾向がある。また、
反りの大きさが20μｍであれば、台座17周辺の搭載部15
の面の反りが大きくなったような場合でも半導体素子13
の下面外周を搭載部15から十分に浮かせて接触を防止す
ることができて、より好適となる。
【００２７】また、台座17の高さ（厚み）は、20μｍ未
満であると搭載部15の反りに対応できなくなる傾向があ
るため、20μｍ以上となるように設定するとよい。
満であると搭載部15の反りに対応できなくなる傾向があ
るため、20μｍ以上となるように設定するとよい。
【００２８】搭載部15の凹状の反りは、従来周知のセラ
ミックグリーンシートの積層方法あるいは焼成方法にお
いて所定の条件に設定することによってほぼ所望の範囲
内に制御することができる。また、積層したグリーンシ
ートを加熱しながら外力によって強制的に反らせた後で
焼成する等の方法も採用することができる。
ミックグリーンシートの積層方法あるいは焼成方法にお
いて所定の条件に設定することによってほぼ所望の範囲
内に制御することができる。また、積層したグリーンシ
ートを加熱しながら外力によって強制的に反らせた後で
焼成する等の方法も採用することができる。
【００２９】図１および図２に示した台座17は、搭載部
15の内部に実質的にほぼ均一な厚みの、半導体素子13の
下面外周よりも小さな外寸の被覆層として形成した例を
示している。これにより搭載される半導体素子13の下面
外周の内側に台座17による段差が形成されることにな
り、半導体素子13の下面外周が搭載部15よりも浮くこと
になって両者が接触することがなくなって、下面外周の
欠けの発生を防止することができる。
15の内部に実質的にほぼ均一な厚みの、半導体素子13の
下面外周よりも小さな外寸の被覆層として形成した例を
示している。これにより搭載される半導体素子13の下面
外周の内側に台座17による段差が形成されることにな
り、半導体素子13の下面外周が搭載部15よりも浮くこと
になって両者が接触することがなくなって、下面外周の
欠けの発生を防止することができる。
【００３０】この台座17は、例えば基体11と実質的に同
一の組成を有する絶縁ペーストや導体層16となる導電性
ペーストと同様の金属ペーストを基体11となるセラミッ
クグリーンシートに予め所定のパターンおよび厚みに印
刷塗布しておき、基体11ならびに導体層16とともに焼成
して形成すればよい。このような絶縁ペーストとしては
アルミナ・窒化アルミニウム・ムライト等のセラミック
を用いればよく、金属ペーストとしてはタングステン・
モリブデン（Ｍｏ）・マンガン（Ｍｎ）等の高融点金属
のものを用いればよい。
一の組成を有する絶縁ペーストや導体層16となる導電性
ペーストと同様の金属ペーストを基体11となるセラミッ
クグリーンシートに予め所定のパターンおよび厚みに印
刷塗布しておき、基体11ならびに導体層16とともに焼成
して形成すればよい。このような絶縁ペーストとしては
アルミナ・窒化アルミニウム・ムライト等のセラミック
を用いればよく、金属ペーストとしてはタングステン・
モリブデン（Ｍｏ）・マンガン（Ｍｎ）等の高融点金属
のものを用いればよい。
【００３１】なお、図１および図２では台座17としてほ
ぼ一様な被着層として形成した態様を示したが、これは
同様の作用効果を奏するものであれば同じ範囲をカバー
するようないくつかのさらに小さな台座に分割したもの
としてもよく、台座17の外周とほぼ同じ領域をカバーす
るように環状に配置した一連のあるいは分割したものと
してもよい。
ぼ一様な被着層として形成した態様を示したが、これは
同様の作用効果を奏するものであれば同じ範囲をカバー
するようないくつかのさらに小さな台座に分割したもの
としてもよく、台座17の外周とほぼ同じ領域をカバーす
るように環状に配置した一連のあるいは分割したものと
してもよい。
【００３２】次に、図３および図４は本発明の請求項１
に係る半導体装置の他の実施形態を示す断面図および平
面図である。
に係る半導体装置の他の実施形態を示す断面図および平
面図である。
【００３３】図３および図４に示す半導体装置18におい
て、19は基体、20は蓋体であり、一点鎖線で示した21ａ
・21ｂ・21ｃはそれぞれ大きさの異なる半導体素子を表
わしている。また、基体19の上面のほぼ中央には半導体
素子21ａ・21ｂ・21ｃを収容するための空所となる凹部
22が形成されており、その底面は半導体素子21ａ・21ｂ
・21ｃの搭載部23となっている。
て、19は基体、20は蓋体であり、一点鎖線で示した21ａ
・21ｂ・21ｃはそれぞれ大きさの異なる半導体素子を表
わしている。また、基体19の上面のほぼ中央には半導体
素子21ａ・21ｂ・21ｃを収容するための空所となる凹部
22が形成されており、その底面は半導体素子21ａ・21ｂ
・21ｃの搭載部23となっている。
【００３４】そしてこの実施形態においては、基体19の
凹部22の底面にあたる搭載部23のほぼ中央には、半導体
素子21ａ・21ｂ・21ｃのそれぞれの大きさに対応した、
各半導体素子21ａ・21ｂ・21ｃの下面外周と搭載部23と
の接触を防止するための、各半導体素子21ａ・21ｂ・21
ｃよりも小さな外寸の複数の台座24ａ・24ｂ・24ｃが形
成されている。
凹部22の底面にあたる搭載部23のほぼ中央には、半導体
素子21ａ・21ｂ・21ｃのそれぞれの大きさに対応した、
各半導体素子21ａ・21ｂ・21ｃの下面外周と搭載部23と
の接触を防止するための、各半導体素子21ａ・21ｂ・21
ｃよりも小さな外寸の複数の台座24ａ・24ｂ・24ｃが形
成されている。
【００３５】なお、図３および図４においては導体層は
図示せず、図４においては半導体素子21ａ・21ｂ・21ｃ
および蓋体20の図示も省略している。
図示せず、図４においては半導体素子21ａ・21ｂ・21ｃ
および蓋体20の図示も省略している。
【００３６】基体19ならびに蓋体20、半導体素子21ａ・
21ｂ・21ｃ、凹部22、搭載部23、台座24ａ・24ｂ・24ｃ
は、それぞれ前述の基体11ならびに蓋体12、半導体素子
13、凹部14、搭載部15、台座17と同様のものである。
21ｂ・21ｃ、凹部22、搭載部23、台座24ａ・24ｂ・24ｃ
は、それぞれ前述の基体11ならびに蓋体12、半導体素子
13、凹部14、搭載部15、台座17と同様のものである。
【００３７】このように大きさの異なる複数の半導体素
子21ａ・21ｂ・21ｃに対応させた複数の台座24ａ・24ｂ
・24ｃを形成すれば、単一種類の半導体素子収納用パッ
ケージにより異なる形状・サイズの半導体素子に対応し
て使用することができ、汎用性の高い半導体素子収納用
パッケージならびに半導体装置となる。
子21ａ・21ｂ・21ｃに対応させた複数の台座24ａ・24ｂ
・24ｃを形成すれば、単一種類の半導体素子収納用パッ
ケージにより異なる形状・サイズの半導体素子に対応し
て使用することができ、汎用性の高い半導体素子収納用
パッケージならびに半導体装置となる。
【００３８】このような複数の台座24ａ・24ｂ・24ｃも
前述のようにそれぞれ同じ領域をカバーするようなさら
に小さな台座に分割してもよい。また、収容する半導体
素子の種類に応じてその形成位置や形状・個数を変更し
てもよい。
前述のようにそれぞれ同じ領域をカバーするようなさら
に小さな台座に分割してもよい。また、収容する半導体
素子の種類に応じてその形成位置や形状・個数を変更し
てもよい。
【００３９】次に、本発明の請求項２に係る半導体装置
につき図５に基づいて説明する。
につき図５に基づいて説明する。
【００４０】図５に示す半導体装置25において、26は基
体、27は蓋体、28は半導体素子である。基体26の上面の
ほぼ中央には半導体素子28を収容するための空所となる
凹部29が形成されており、その底面は半導体素子28の搭
載部30となっている。これらはそれぞれ前述のものと同
様である。なお、導体層は図示していない。
体、27は蓋体、28は半導体素子である。基体26の上面の
ほぼ中央には半導体素子28を収容するための空所となる
凹部29が形成されており、その底面は半導体素子28の搭
載部30となっている。これらはそれぞれ前述のものと同
様である。なお、導体層は図示していない。
【００４１】基体26の凹部29の底面にあたる搭載部30に
は、そのほぼ中央に、半導体素子28の下面外周と搭載部
30との接触を防止するための、半導体素子28の下面外周
に対応する溝31が半導体素子28の外周下面に対応して形
成されている。
は、そのほぼ中央に、半導体素子28の下面外周と搭載部
30との接触を防止するための、半導体素子28の下面外周
に対応する溝31が半導体素子28の外周下面に対応して形
成されている。
【００４２】この溝31および搭載部30はその面が平坦あ
るいは図５に示すようにわずかに凹状に反った状態に形
成されており、これにより搭載部30上に半導体素子28を
搭載した際に半導体素子28が溝31の内側の縁により複数
の支持点で固定されることとなる。また、半導体素子28
の外周下面、特に搭載部30の反りに対応した両端の下面
の角部はその角が溝31上に位置して搭載部30から浮いた
状態となって、半導体素子28の外周下面と搭載部30とが
接触しなくなる。従って、半導体素子28を基体26に水平
に安定して搭載固定することができるとともに、本発明
の請求項１に係る半導体装置と同様に、半導体素子28の
外周下面と搭載部30との接触を防止して半導体素子28の
下面外周の欠けの発生を防止することができる。
るいは図５に示すようにわずかに凹状に反った状態に形
成されており、これにより搭載部30上に半導体素子28を
搭載した際に半導体素子28が溝31の内側の縁により複数
の支持点で固定されることとなる。また、半導体素子28
の外周下面、特に搭載部30の反りに対応した両端の下面
の角部はその角が溝31上に位置して搭載部30から浮いた
状態となって、半導体素子28の外周下面と搭載部30とが
接触しなくなる。従って、半導体素子28を基体26に水平
に安定して搭載固定することができるとともに、本発明
の請求項１に係る半導体装置と同様に、半導体素子28の
外周下面と搭載部30との接触を防止して半導体素子28の
下面外周の欠けの発生を防止することができる。
【００４３】なお、溝31は半導体素子28の下面外周を取
り囲むようにして環状の溝として形成してもよく、ある
いは図５に示したような半導体素子28の長手方向の両端
の辺に相当する部分のみに、すなわち搭載部30の凹状の
反りに対応した半導体素子28の外周下面の角部のみに分
割された溝として形成してもよい。
り囲むようにして環状の溝として形成してもよく、ある
いは図５に示したような半導体素子28の長手方向の両端
の辺に相当する部分のみに、すなわち搭載部30の凹状の
反りに対応した半導体素子28の外周下面の角部のみに分
割された溝として形成してもよい。
【００４４】搭載部30の溝31を形成した部分の間におけ
る反りの大きさは 100μｍ以下であることが望ましく、
100 μｍを超えると半導体素子28を溝31の内側領域に熱
硬化性樹脂などの接着剤を塗布して搭載固定する場合に
半導体素子28と溝31の内側領域との間隙が大きくなっ
て、接着剤中にボイドが発生して半導体素子28の固定が
不十分となる傾向がある。また、接着剤の使用量が多く
なることから接着剤と半導体素子28との熱膨張率の差に
起因する応力によって半導体素子28にクラックを発生さ
せるなどの損傷を与え易くなる傾向がある。また、反り
の大きさが０μｍであれば、反りが全くなくなって半導
体素子28が下面全体で搭載部30に接触することができる
ため好適となる。
る反りの大きさは 100μｍ以下であることが望ましく、
100 μｍを超えると半導体素子28を溝31の内側領域に熱
硬化性樹脂などの接着剤を塗布して搭載固定する場合に
半導体素子28と溝31の内側領域との間隙が大きくなっ
て、接着剤中にボイドが発生して半導体素子28の固定が
不十分となる傾向がある。また、接着剤の使用量が多く
なることから接着剤と半導体素子28との熱膨張率の差に
起因する応力によって半導体素子28にクラックを発生さ
せるなどの損傷を与え易くなる傾向がある。また、反り
の大きさが０μｍであれば、反りが全くなくなって半導
体素子28が下面全体で搭載部30に接触することができる
ため好適となる。
【００４５】また、溝31の深さはグリーンシート１枚分
の厚み分の深さがあればよく、通常は50μｍ程度以上に
設定するとよい。グリーンシート積層法により作製する
場合には、グリーンシートの溝31となる所定の部分を打
ち抜くことにより、グリーンシートの厚みに相当する深
さの溝31を容易に形成することができる。
の厚み分の深さがあればよく、通常は50μｍ程度以上に
設定するとよい。グリーンシート積層法により作製する
場合には、グリーンシートの溝31となる所定の部分を打
ち抜くことにより、グリーンシートの厚みに相当する深
さの溝31を容易に形成することができる。
【００４６】一方、幅はグリーンシートの収縮の変動に
対応して半導体素子28の外周下面との接触を防止でき、
かつ金型で打ち抜ける寸法であればよく、通常は 0.5〜
2.0ｍｍに設定するとよい。0.5 ｍｍ未満の場合は金型
による打ち抜きが困難となって溝31の安定した形成が困
難となる傾向があり、2.0 ｍｍを超えると搭載面30に欠
けや割れが発生し易くなる傾向がある。
対応して半導体素子28の外周下面との接触を防止でき、
かつ金型で打ち抜ける寸法であればよく、通常は 0.5〜
2.0ｍｍに設定するとよい。0.5 ｍｍ未満の場合は金型
による打ち抜きが困難となって溝31の安定した形成が困
難となる傾向があり、2.0 ｍｍを超えると搭載面30に欠
けや割れが発生し易くなる傾向がある。
【００４７】搭載部30ならびに溝31部の間の凹状の反り
は、前述のようにしてほぼ所望の範囲内に制御すること
ができ、他の方法も採用することができる。
は、前述のようにしてほぼ所望の範囲内に制御すること
ができ、他の方法も採用することができる。
【００４８】また、溝31は、大きさの異なる複数の半導
体素子を収容できる半導体装置に適用するために、図３
および図４に示した本発明の請求項１に係る半導体装置
のように、それぞれの半導体素子の下面外周に対応させ
て複数個形成してもよい。
体素子を収容できる半導体装置に適用するために、図３
および図４に示した本発明の請求項１に係る半導体装置
のように、それぞれの半導体素子の下面外周に対応させ
て複数個形成してもよい。
【００４９】このような溝31は、搭載部30の表面の溝31
の内側領域となる領域と外側領域となる領域のそれぞれ
に、前述の台座17と同様にして所定厚みの被覆層を形成
することによって形成してもよく、あるいは搭載部30と
なるセラミックグリーンシートの溝31に相当する部位を
予め金型によって打ち抜いておくことによって形成して
もよい。また、溝31を環状のものとする場合は、例えば
溝31の外周に相当する穴を打ち抜いたグリーンシートと
溝31の内周に相当する形状のグリーンシートとを組み合
わせることによって環状の溝とすればよい。
の内側領域となる領域と外側領域となる領域のそれぞれ
に、前述の台座17と同様にして所定厚みの被覆層を形成
することによって形成してもよく、あるいは搭載部30と
なるセラミックグリーンシートの溝31に相当する部位を
予め金型によって打ち抜いておくことによって形成して
もよい。また、溝31を環状のものとする場合は、例えば
溝31の外周に相当する穴を打ち抜いたグリーンシートと
溝31の内周に相当する形状のグリーンシートとを組み合
わせることによって環状の溝とすればよい。
【００５０】なお、本発明は以上の実施形態に限定され
るものではなく、本発明の要旨を逸脱しない範囲での種
々の変更・改良などを加えることは何ら差し支えない。
例えば、以上の実施形態においては基体としてセラミッ
ク製のものを用いた場合について説明したが、基体とし
てプラスチック等の樹脂材料製や有機材料と無機材料と
の複合材料製のものを用いてもよい。
るものではなく、本発明の要旨を逸脱しない範囲での種
々の変更・改良などを加えることは何ら差し支えない。
例えば、以上の実施形態においては基体としてセラミッ
ク製のものを用いた場合について説明したが、基体とし
てプラスチック等の樹脂材料製や有機材料と無機材料と
の複合材料製のものを用いてもよい。
【００５１】
【発明の効果】本発明の請求項１に係る半導体装置によ
れば、基体の半導体素子搭載部に半導体素子の下面外周
と搭載部との接触を防止するための半導体素子よりも小
さな外寸の台座を形成したことから、基体が凹状に反っ
た場合であっても半導体素子の下面外周が搭載部と接触
することがなくなって半導体素子の下面外周に欠けが発
生することがなくなり、欠けの発生による半導体素子の
損傷や動作不良が生じることがない、高信頼性の半導体
装置を提供することができた。
れば、基体の半導体素子搭載部に半導体素子の下面外周
と搭載部との接触を防止するための半導体素子よりも小
さな外寸の台座を形成したことから、基体が凹状に反っ
た場合であっても半導体素子の下面外周が搭載部と接触
することがなくなって半導体素子の下面外周に欠けが発
生することがなくなり、欠けの発生による半導体素子の
損傷や動作不良が生じることがない、高信頼性の半導体
装置を提供することができた。
【００５２】また、本発明の請求項２に係る半導体装置
によれば、基体の半導体素子搭載部に半導体素子の下面
外周と搭載部との接触を防止するための半導体素子の下
面外周に対応する溝を形成したことから、基体が凹状に
反った場合であっても半導体素子の下面外周が搭載部と
接触することがなくなって半導体素子の下面外周に欠け
が発生することがなくなり、欠けの発生による半導体素
子の損傷や動作不良が生じることがない、高信頼性の半
導体装置を提供することができた。
によれば、基体の半導体素子搭載部に半導体素子の下面
外周と搭載部との接触を防止するための半導体素子の下
面外周に対応する溝を形成したことから、基体が凹状に
反った場合であっても半導体素子の下面外周が搭載部と
接触することがなくなって半導体素子の下面外周に欠け
が発生することがなくなり、欠けの発生による半導体素
子の損傷や動作不良が生じることがない、高信頼性の半
導体装置を提供することができた。
【００５３】さらに本発明の半導体装置によれば、複数
種類の半導体素子に対応して台座または溝を複数個形成
することにより、単一種類の半導体素子収納用パッケー
ジにより異なる形状・サイズの半導体素子に対応して使
用することができるものとなり、汎用性の高い半導体素
子収納用パッケージならびに半導体装置を提供すること
ができた。
種類の半導体素子に対応して台座または溝を複数個形成
することにより、単一種類の半導体素子収納用パッケー
ジにより異なる形状・サイズの半導体素子に対応して使
用することができるものとなり、汎用性の高い半導体素
子収納用パッケージならびに半導体装置を提供すること
ができた。
【図１】本発明の請求項１に係る半導体装置の一実施形
態を示す断面図である。
態を示す断面図である。
【図２】本発明の請求項１に係る半導体装置の一実施形
態を示す平面図である。
態を示す平面図である。
【図３】本発明の請求項１に係る半導体装置の他の実施
形態を示す断面図である。
形態を示す断面図である。
【図４】本発明の請求項１に係る半導体装置の他の実施
形態を示す平面図である。
形態を示す平面図である。
【図５】本発明の請求項２に係る半導体装置の一実施形
態を示す断面図である。
態を示す断面図である。
【図６】従来の半導体装置の例を示す平面図である。
【図７】従来の半導体装置の例を示す断面図である。
10、18、25・・・・・・・・・・半導体装置 11、19、26・・・・・・・・・・基体 12、20、27・・・・・・・・・・蓋体 13、21ａ・21ｂ・21ｃ、28・・・半導体素子 14、22、29・・・・・・・・・・凹部 15、23、30・・・・・・・・・・搭載部 17、24ａ・24ｂ・24ｃ・・・・・台座 31・・・・・・・・・・・・・・溝
Claims (2)
- 【請求項１】 半導体素子と、該半導体素子を搭載する
ための搭載部を上面に有する基体と、蓋体とから成り、
前記基体と蓋体とにより形成される空所に前記半導体素
子を収容して成る半導体装置であって、前記搭載部に、
前記半導体素子の下面外周と前記搭載部との接触を防止
するための、前記半導体素子よりも小さな外寸の台座を
形成したことを特徴とする半導体装置。 - 【請求項２】 半導体素子と、該半導体素子を搭載する
ための搭載部を上面に有する基体と、蓋体とから成り、
前記基体と蓋体とにより形成される空所に前記半導体素
子を収容して成る半導体装置であって、前記搭載部に、
前記半導体素子の下面外周と前記搭載部との接触を防止
するための、前記半導体素子の下面外周に対応する溝を
形成したことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15579296A JP3245349B2 (ja) | 1996-06-17 | 1996-06-17 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15579296A JP3245349B2 (ja) | 1996-06-17 | 1996-06-17 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH104106A true JPH104106A (ja) | 1998-01-06 |
| JP3245349B2 JP3245349B2 (ja) | 2002-01-15 |
Family
ID=15613541
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15579296A Expired - Fee Related JP3245349B2 (ja) | 1996-06-17 | 1996-06-17 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3245349B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008005329A (ja) * | 2006-06-23 | 2008-01-10 | Kyocera Kinseki Corp | 圧電振動子 |
| JP2009054743A (ja) * | 2007-08-27 | 2009-03-12 | Ngk Spark Plug Co Ltd | セラミックパッケージ |
-
1996
- 1996-06-17 JP JP15579296A patent/JP3245349B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008005329A (ja) * | 2006-06-23 | 2008-01-10 | Kyocera Kinseki Corp | 圧電振動子 |
| JP2009054743A (ja) * | 2007-08-27 | 2009-03-12 | Ngk Spark Plug Co Ltd | セラミックパッケージ |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3245349B2 (ja) | 2002-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6208447B2 (ja) | 電子素子収納用パッケージおよび電子装置 | |
| JP3245349B2 (ja) | 半導体装置 | |
| JP4439291B2 (ja) | 圧電振動子収納用パッケージおよび圧電装置 | |
| JP2006303366A (ja) | 発光素子収納用パッケージ及びその製造方法 | |
| JP2004254251A (ja) | 表面実装型圧電振動子及び絶縁性パッケージ | |
| JP2002139679A (ja) | デジタルマイクロミラーデバイス収納用パッケージ | |
| JP3025379B2 (ja) | 積層コンデンサの製造方法 | |
| JP3297577B2 (ja) | 半導体素子収納用パッケージ | |
| JPH11261124A (ja) | 圧電装置、及び該圧電装置の製造方法 | |
| JP2007095866A (ja) | セラミック基板の製造方法 | |
| JPH08316504A (ja) | 光学部品およびその製造方法 | |
| JP3020743B2 (ja) | リードフレーム | |
| JP3441170B2 (ja) | 配線基板 | |
| JP4070181B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP2746813B2 (ja) | 半導体素子収納用パッケージ | |
| JP2763470B2 (ja) | 配線基板 | |
| JP2728593B2 (ja) | 半導体素子収納用パッケージ | |
| JP2005136235A (ja) | 配線基板 | |
| JP2724083B2 (ja) | 半導体素子収納用パッケージ | |
| JP2002141431A (ja) | デジタルマイクロミラーデバイス収納用パッケージ | |
| JP5559588B2 (ja) | 電子部品素子収納用パッケージ | |
| JPH10107240A (ja) | イメージセンサー素子収納用パッケージ | |
| JPH053273A (ja) | 半導体素子収納用パツケージの製造方法 | |
| JP2002171064A (ja) | 多層配線基板の製造方法 | |
| JPH1050874A (ja) | 半導体素子収納用パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071026 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081026 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091026 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101026 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101026 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111026 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121026 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131026 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |