JPS6223905B2 - - Google Patents

Info

Publication number
JPS6223905B2
JPS6223905B2 JP55100957A JP10095780A JPS6223905B2 JP S6223905 B2 JPS6223905 B2 JP S6223905B2 JP 55100957 A JP55100957 A JP 55100957A JP 10095780 A JP10095780 A JP 10095780A JP S6223905 B2 JPS6223905 B2 JP S6223905B2
Authority
JP
Japan
Prior art keywords
area
data
priority
queue
subsystem
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP55100957A
Other languages
English (en)
Other versions
JPS5725030A (en
Inventor
Toshio Shimada
Saburo Kaneda
Hideo Suzuki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP10095780A priority Critical patent/JPS5725030A/ja
Publication of JPS5725030A publication Critical patent/JPS5725030A/ja
Publication of JPS6223905B2 publication Critical patent/JPS6223905B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00Digital computers in general; Data processing equipment in general
    • G06F15/16Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163Interprocessor communication
    • G06F15/167Interprocessor communication using a common memory, e.g. mailbox

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Multi Processors (AREA)
  • Information Transfer Systems (AREA)

Description

【発明の詳細な説明】 本発明は、サブシステム間通信方式、特にデー
タ処理装置を構成するサブシステム間の通信に当
つてキユーをつくつておいて順次データ転送する
ようにしておき、その上で緊急な通信を必要とす
る場合に通常順位のデータの通信に優先して転送
し得るようにしたサブシステム間通信方式に関す
るものである。
従来から、サブシステム間の結合方式として、
第1図に示されているようなチヤネル間結合装置
CTCAを用いるサブシステム間結合方式と、第2
図に示されているような通信領域を用いるサブシ
ステム間結合方式とが広く知られている。即ち第
1図図示方式の場合、いずれか一方例えば#0系
のサブシステムの中央処理装置1−0からチヤネ
ル2−0に対してSiO命令が発せられると、チヤ
ネル2−0は、主記憶装置3−0上のチヤネル・
アドレス語CAWを読み、該CAWによつて指定さ
れたアドレスのチヤネル制御語CCWの内容を解
読して処理を実行する。即ち、送信データをチヤ
ネル間結合装置(CTCA)4を介して#1系の主
記憶装置3−1上に転送する。また第2図図示方
式の場合、主記憶装置7上に通信領域8がもうけ
られ、ホストサブシステム側の例えば中央処理装
置5−0は通信領域8に転送データを書込んでお
きI/Oサブシステム側に例えばSiO−P命令を
発して割込みをかける。これと対応して例えば
I/Oプロセツサ6−0は通信領域8の内容を読
取る。
第1図および第2図図示のサブシステム間通信
方式の場合、データ転送の要求が発生する毎に入
出力命令を発する必要があつたり、入出力割込み
が生じたりする難点があり、またサブシステム間
の距離が近い場合に有効であるなどの制約があつ
た。この点を解決すべく、先に本発明者らは、送
信データをキユーとしておいて順次転送するキユ
ー通信による結合方式を提案した。しかし、該キ
ユー通信による結合方式を採用した場合、送信デ
ータがキユーをつくつている際に緊急な通信を行
なう必要が生じてもそれを緊急に通信できないと
いう附加的な問題が生じる。
本発明は上記の点を解決することを目的として
おり、本発明のサブシステム間通信方式は、独立
なあるいは共通なオペレーテイング・システムの
制御のもとに動作する少なくとも第1サブシステ
ムと第2サブシステムとを有するデータ処理シス
テムにおいて、夫々のサブシステムの主記憶上
に、他サブシステムに転送すべきデータを保持す
る送信バツフア領域と、該送信バツフア領域中の
データの存在位置を指定する情報を保持する送信
バツフア・キユー領域と、当該送信バツフア・キ
ユー領域を指示する送信バツフア制御領域と、他
サブシステムから転送されたデータを保持する受
信バツフア領域と、該受信バツフア領域中のデー
タの存在位置を指定する情報を保持する受信バツ
フア・キユー領域と、当該受信バツフア・キユー
領域を指示する受信バツフア制御領域とをそなえ
ると共に、上記送信バツフア制御領域と上記送信
バツフア・キユー領域と上記受信バツフア制御領
域と上記受信バツフア・キユー領域とを夫々少な
くとも通常順位領域と高優先順位領域とに区分し
てそなえており、高優先順位送信データを上記高
優先順位領域に対応して保持せしめると共に転送
されてきた高優先順位受信データを上記高優先順
位領域に対応して保持せしめるようにし、上記サ
ブシステムは上記送信データが存在する場合に上
記送信バツフア・キユー領域の内容にもとづいて
上記受信バツフア領域に順次送信し、かつ高優先
順位に対応するデータが存在する場合通常順位に
対応するデータよりも優先して送信するようにし
たことを特徴としている。以下図面を参照しつつ
説明する。
第3図は本発明のサブ・システム間通信方式に
おける通信路を表わす概念図、第4図は本発明の
一実施例構成を示す。
第3図において、9−0,9−1は夫々サブシ
ステム、10は通信路を表わし、各サブシステム
9−0と9−1とは通信路10を介して結合され
ている。そして通信路10は、両サブシステムで
発行されるI/O起動命令によつて停止状態から
動作状態とされ、以后いずれか一方のサブシステ
ムによりI/O停止命令が発行されるか、あるい
は通信路10において転送動作を不可能とする原
因が検出されるかするまでは、送信キユーに連接
されたデータを相手方に順次送信するようにされ
る。
本発明の場合、上記キユー通信による結合を行
なうに当つて、第4図を参照して後述する如く、
緊急な通信を行なう手段をもうけ、上記キユー通
信による結合方式を通信態様に合致せしめて効率
よく利用できるようにしている。
第4図において、9−0,9−1,10は第3
図に対応しており、11はチヤネル・アドレス語
(CAW)、12はチヤネル制御語(CCW)、13
−0Aは高優先順位送信バツフア制御領域、13
−0Bは通常順位送信バツフア制御領域、13′
−1Aは高優先順位受信バツフア制御領域、1
3′−1Bは通常順位受信バツフア制御領域、1
4−0Aは高優先順位送信バツフア・キユー領
域、14−0Bは通常順位送信バツフア・キユー
領域、14′−1Aは高優先順位受信バツフア・
キユー領域、14′−1Bは通常順位受信バツフ
ア・キユー領域、15−0は送信バツフア領域、
15′−1は受信バツフア領域、16−A,17
−Aは高優先順位送信データ、16−B,17−
Bは通常順位送信データ、18−A,19−Aは
高順位受信データ、18−B,19−Bは通常順
位受信データを表わしている。
最初通信路10を動作状態におくとき、各サブ
チヤネル9−0と9−1とは夫々チヤネル・アド
レス語(CAW)11−0,11−1にもとづい
て、チヤネル制御語(CCW)12−0,12−
1をフエツチし、当該チヤネル制御語(CCW)
12−0,12−1の内容にもとづいて、夫々送
信バツフア制御領域13−0A,13−0Bと受
信バツフア制御領域13′−1A,13′−1Bと
を開設する。
送信バツフア制御領域13−0A,13−0B
中の内容において、 (i) THP0またはTHP1は、送信バツフア・キ
ユー領域14−0Aまたは14−0Bの先頭ア
ドレスをポイントし、 (ii) TL0またはTL1は、送信バツフア・キユー
領域14−0Aまたは14−0Bのバイト長を
指示し、 (iii) ENQP0またはENQP1は、送信バツフア・
キユー領域14−0Aまたは14−0Bにおい
て使用中状態にある位置をポイントして、次に
送信データが発生した場合に、当該エンキユ
ー・ポインタENQP0またはENQP1で指示す
る次の位置にキユー情報を格納するようにし、 (iv) DEQP0またはDEQP1は、送信バツフア・
キユー領域14−0Aまたは14−0Bにおい
て既に使用終了状態にある位置をポイントす
る。
このことから、例えば ENQP0≠DEQP0 なる条件の場合、高優先順位にある送信データが
送信バツフア15−0上に存在していることが明
らかにされる。なお受信バツフア制御領域13′
−1A,13′−1B中の内容についても実質上
同一であり、例えば ENQP0≠DEQP0 なる条件の場合、高優先順位にある受信データが
受信バツフア15′−1上に存在していることが
明らかにされる。
送信バツフア・キユー領域14−0A,14−
0B内の各キユー(BAW0、i;BAW0、i+
1;BAW1、j;BAW1、j+1)は、夫々対
応する送信データ16−A,17−A,16−
B,17−Bが格納されているアドレス位置をポ
イントしている。また受信バツフア・キユー領域
14′−1A,14′−1B内の各キユー(BAW
0、k;BAW0、k+1;BAW1、l;BAW
1、l+1)は、夫々対応する受信データ18−
A,19−A,18−B,19−Bが格納されて
いるアドレス位置をポイントしている。
今#0サブシステム9−0が送信する場合を考
える。この場合に、通常の送信データが新しく発
生したとすると、送信バツフア制御領域13−0
BのポインタENQP1の内容にもとづいて、送信
バツフア・キユー領域14−0B中の次の位置に
1つのキユーをつくり、ENQP1の内容を+1
し、当該キユー内に上記送信データの格納アドレ
スを書込むようにされる。#0サブシステム9−
0は ENQP1≠DEQP1 である限り、送信データを送信し、送信が終了す
ると、DEQP1の内容を+1する。緊急な通信を
する必要が生じ、高優先順位の送信データが新し
く発生した場合においては、送信バツフア制御領
域13−0AのポインタENQP0とDEQP0とが
用いられることとなり、送信バツフア・キユー領
域14−0Aが利用されることとなる。
言うまでもなく#0サブシステム9−0は、 ENQP0≠DEQP0 かつENQP1≠DEQP1 である場合、高優先順位側のデータ16−Aや1
7−Aがデータ16−Bや17−Bに対して優先
して送信される。
一方、#1サブシステム9−1においては、通
常順位のデータが新しく転送されてくると当該デ
ータはバツフア15′−1中に格納され、受信バ
ツフア制御領域13′−1BのポインタENQP1
の内容にもとづいて、受信バツフア・キユー領域
14′−1B中の次の位置に1つのキユーがつく
られ、ENQP1の内容が+1される。#0サブシ
ステム9−1は ENQP1≠DEQP1 である限り、受信バツフア・キユー14′−1B
の内容にもとづいて受信データ18−Bや19−
Bを読取る。そして、該読取りが終了し、当該
DEQP1で指定されるBAW中に受信データ格納
アドレスが格納されると、受信バツフア制御領域
13′−1B中のポインタDEQP1の内容を+1
する。緊急な通信に対応した高優先順位の送信デ
ータが転送されてきた場合にも同様に制御され
る。
言うまでもなく、#1サブシステム9−1は、 ENQP0≠DEQP0 かつENQP1≠DEQP1 である場合、高優先順位側のデータ18−Aや1
9−Aがデータ18−Bや19−Bにくらべて優
先して読取られる。
以上説明した如く、本発明によれば、キユー通
信によるサブシステム間結合方式を採用した上
で、緊急通信などの高優先順位データを通信する
ことができ、キユー通信による結合方式のメリツ
トを十二分に活かすことが可能となる。
【図面の簡単な説明】
第1図および第2図は夫々従来のサブシステム
間通信の概要を説明する説明図、第3図は本発明
のサブシステム間通信方式における通信路を表わ
す概念図、第4図は本発明の一実施例構成を示
す。 図中、9−0,9−1は夫々サブシステム、1
3−0Aは高優先順位送信バツフア制御領域、1
3−0Bは通常順位送信バツフア制御領域、1
3′−1Aは高優先順位受信バツフア制御領域、
13′−1Bは通常順位受信バツフア制御領域、
14−0Aは高優先順位送信バツフア・キユー領
域、14−0Bは通常順位送信バツフア・キユー
領域、14′−1Aは高優先順位受信バツフア・
キユー領域、14′−1Bは通常順位受信バツフ
ア・キユー領域、15−0は送信バツフア領域、
15′−1は受信バツフア領域、16−A,17
−A,16−B,17−Bは送信データ、18−
A,19−A,18−B,19−Bは受信データ
を表わす。

Claims (1)

    【特許請求の範囲】
  1. 1 独立なあるいは共通なオペレーテイング・シ
    ステムの制御のもとに動作する少なくとも第1サ
    ブシステムと第2サブシステムとを有するデータ
    処理システムにおいて、夫々のサブシステムの主
    記憶上に、他サブシステムに転送すべきデータを
    保持する送信バツフア領域と、該送信バツフア領
    域中のデータの存在位置を指定する情報を保持す
    る送信バツフア・キユー領域と、当該送信バツフ
    ア・キユー領域を指示する送信バツフア制御領域
    と、他サブシステムから転送されたデータを保持
    する受信バツフア領域と、該受信バツフア領域中
    のデータの存在位置を指定する情報を保持する受
    信バツフア・キユー領域と、当該受信バツフア・
    キユー領域を指示する受信バツフア制御領域とを
    そなえると共に、上記送信バツフア制御領域と上
    記送信バツフア・キユー領域と上記受信バツフア
    制御領域と上記受信バツフア・キユー領域とを
    夫々少なくとも通常順位領域と高優先順位領域と
    に区分してそなえてなり、高優先順位送信データ
    を上記高優先順位領域に対応して保持せしめると
    共に転送されてきた高優先順位受信データを上記
    高優先順位領域に対応して保持せしめるように
    し、上記サブシステムは上記送信データが存在す
    る場合に上記送信バツフア・キユー領域の内容に
    もとづいて上記受信バツフア領域に順次送信し、
    かつ高優先順位に対応するデータが存在する場合
    通常順位に対応するデータよりも優先して送信す
    るようにしたことを特徴とするサブシステム間通
    信方式。
JP10095780A 1980-07-23 1980-07-23 Intersubsystem communication system Granted JPS5725030A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10095780A JPS5725030A (en) 1980-07-23 1980-07-23 Intersubsystem communication system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10095780A JPS5725030A (en) 1980-07-23 1980-07-23 Intersubsystem communication system

Publications (2)

Publication Number Publication Date
JPS5725030A JPS5725030A (en) 1982-02-09
JPS6223905B2 true JPS6223905B2 (ja) 1987-05-26

Family

ID=14287826

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10095780A Granted JPS5725030A (en) 1980-07-23 1980-07-23 Intersubsystem communication system

Country Status (1)

Country Link
JP (1) JPS5725030A (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5945555A (ja) * 1982-09-07 1984-03-14 Seiko Epson Corp 割込処理システムの構成
EP0123830B1 (en) * 1983-03-28 1988-10-26 American Cyanamid Company Novel process for the preparation of aminonitriles useful for the preparation of herbicides
JPH01241660A (ja) * 1988-03-24 1989-09-26 Toshiba Corp プロセッサ間通信方式
JPH03262071A (ja) * 1990-03-13 1991-11-21 Agency Of Ind Science & Technol 並列計算機
AU647535B2 (en) * 1990-09-28 1994-03-24 Fujitsu Limited Message control system in a data communication system
JP2512847B2 (ja) * 1990-09-28 1996-07-03 富士通株式会社 デ―タ通信システムのメッセ―ジ制御方式
JPH06266684A (ja) * 1993-03-15 1994-09-22 Toshiba Corp プロセッサ間ルーティング方式

Also Published As

Publication number Publication date
JPS5725030A (en) 1982-02-09

Similar Documents

Publication Publication Date Title
US4860244A (en) Buffer system for input/output portion of digital data processing system
EP2176771B1 (en) Providing indirect data addressing in an input/output processing system where the indirect data address list is non-contiguous
JPS5833972B2 (ja) 計算機システム間通信方式
US5958024A (en) System having a receive data register for storing at least nine data bits of frame and status bits indicating the status of asynchronous serial receiver
US5978865A (en) System for performing DMA transfers where an interrupt request signal is generated based on the value of the last of a plurality of data bits transmitted
JPS5971527A (ja) コンピユ−タ・システム
US5062073A (en) Input output control system using a fifo to record access information of control registers by a master device
JPS6223905B2 (ja)
US5014194A (en) System for reducing I/O controller overhead by using a peripheral controller for producing read, write, and address translation request signals
US6233628B1 (en) System and method for transferring data using separate pipes for command and data
US20040030868A1 (en) Interrupt-free interface apparatus between modem processor and media processor and method thereof
JPS59146347A (ja) プロセス間通信方式
JP2552025B2 (ja) データ転送方式
JPS5840952A (ja) デ−タ伝送方式
JP3120794B2 (ja) Atm装置およびatm物理レイヤ制御処理方法
JP2539517B2 (ja) 通信制御方法
JPS638506B2 (ja)
JPH0234518B2 (ja)
JP2985268B2 (ja) Hdlcフレーム送信および受信制御方式
JPH0675793A (ja) 仮想計算機間データ送受信処理方法
JPS5922462A (ja) 通信制御方式
JPH08137662A (ja) データ送信方法及びデータ送信装置
JPS60186954A (ja) デ−タ転送制御方式
JPS63211169A (ja) 磁気テ−プ制御機構
JPS61170855A (ja) 入出力デ−タ処理方式