JPS62166541A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 素子内絶縁と素子間分離とを有する半導体装置の製造工
程を簡略化しうる構造的改良である。

反対導電型の半導体基板に一導電型の高不純物濃度埋め
込み層が形成され、この埋め込み層上部の素子内分離領
域に対応する領域に、プラズマエツチングに対するエツ
チングレートが小さい物質例えば二酸化シリコン、酸素
イオンの打ち込まれてなる二酸化シリコン、窒素イオン
の打ち込まれてなる窒化シリコン等よりなるストッパ層
が形成され、この上に形成される一導電型のエピタキシ
ャル層を貫通して素子内絶縁と素子間分離とのための溝
が１工程をもって形成されており、これらの溝のうち、
素子間分離用の溝は反対導電型の半導体基板中まで伸延
しているが、素子内絶縁用の溝は上記のストッパ層によ
って制限されているものである。

〔産業上の利用分野〕

素子内絶縁と素子間分離とを有する半導体装置に関する
。特に、素子内絶縁と素子間分離とのための溝を形成す
る工程を簡略化しうる構造的改良に関する。

〔従来の技術〕

高耐圧にするために、または、素子間寄生効果を防止す
るために、半導体装置の各構成要素（コレクタ、ベース
、エミッタ等）の間を絶縁物層をもって絶縁する半導体
装置がある。この素子内絶縁は素子間分離の他に設けら
れる。また、これらの素子内絶縁や素子間分離は、溝内
に形成された絶縁層によってなされる。このような半導
体装置においては、素子間分離用の溝は、その素子分離
の目的のため、反対導電型基板に達する深さであり、素
子内絶縁は、高不純物濃度埋め込み暦の最も高濃度の領
域には少なくとも達しない深さであるため、素子間分離
用の溝の深さが素子内絶縁用の溝の深さより深いことが
一般である。

これらの深さの異なる２種の溝を形成するために、従来
２種の異なる方法が使用されていた。

第１の方法は、プラズマエツチング法を使用して溝を形
成するものであるが、深さの異なる２種の開口はｌ工程
をもっては形成しえないから、２工程が必要であり、そ
の際、２工程間でのマスク位置ズレが起こりマスク位置
合せ精度を高くする必要があった。しかも、プラズマエ
ツチング法パは深さの制御が必ずしも容易ではないから
、製造歩留り等の問題があった。

第２の方法は、シリコン結晶の（Ｚｏｏ）面の異方性ウ
ェットエツチング法を使用すると、傾斜角が一定のＶ溝
を形成しうるという性質を利用したものであり、第８図
に示すような深さの異なる２種のＶ溝を形成するもので
ある０図において、ｌはｐ型の半導体基板であり、２は
ｎ型の高不純物濃度埋め込み暦であり、３はｎ型のエピ
タキシャル半導体層であり、４はフィールド絶縁膜であ
り、５は素子内絶縁用の溝であり、６は素子間分離用の
溝であり、１８．２０．２１は電極である。

このような、深さの異なる複数のＶ溝を１工程をもって
形成するには、溝５を形成するためのマスクの幅と溝６
を形成するためのマスクの幅とを、その深さに対応して
異ならせておけばよい。

〔発明が解決しようとする問題点〕

上記第１の方法にあっては、上記するように、深さの異
なる２種の溝を形成するために、それぞれ、１工程を必
要とし、しかも、マスク位置合せ精度及び溝の深さの制
御に特別留意する必要があり、一方、第２の方法にあっ
ては、第８図に示すように、溝の開口部に大きな面積を
必要とするため、集積度が低下するという欠点があった
。

本発明の目的はこれらの欠点を解消することにあり、集
積度を損なうことなく、しかも、簡易に、１工程をもっ
て、素子内絶縁用の溝と素子間分離用の溝とを形成する
ことを可能にする構造の半導体装置を提供することにあ
る。

〔問題点を解決するための手段〕

上記の目的を達成するために本発明が採った手段は、素
子内絶縁は一導電型の高不純物濃度埋め込み層２に達す
る溝１５内に形成された絶１＆層１７によってなされ、
素子間分離は反対導電型の半導体基板ｌに達する溝１６
内に形成された絶縁層１７によってなされる半導体装置
の、素子内絶縁用の溝１５の下部領域に、プラズマエツ
チングに対するエツチングレートが小さい物質例えば二
酸化シリ゛コン、酸素イオンが打ち込まれてなる酸化シ
リコン、窒素イオンが打ち込まれてなる窒化シリコン等
よりなるストッパ層１０を形成することを特徴とする。

このストッパ層の形成には、埋め込み層を形成した後、
二酸化シリコン等の膜を形成してこれをパターニングし
ても、酸素イオン、窒素イオン等を打ち込み、酸化シリ
コン、窒化シリコン等の領域を形成しても、また、エピ
タキシャル層を形成した後、酸素イオン・窒素イオン等
を打ち込み、酸化シリコン、窒化シリコン等の領域を形
成してもよい、また、ストッパ層を、埋め込み形成した
後、二酸化シリコンの膜を形成し、これをパターニング
し形成した場合、プラズマビームによるスキャンにより
、ストッパ層周囲のシリコン単結晶から徐々にストッパ
層表面にシリコン単結晶を成長させてもよい。

〔作用〕 本発明は、二酸化シリコン、酸素イオン、窒素イオン等
を打ち込んでなる、酸化シリコン、窒化シリコン等がプ
ラズマエツチングに対して小さなエツチングレートを有
するという性質を利用したものであり、ストッパ層を、
埋め込み形成後、二酸化シリコンの膜を形成し、これを
パターニングし形成した場合、プラズマビームによるス
キャンにより、ストッパ層周囲のシリコン単結晶から、
徐々に、ストッパ層表面にシリコン単結晶を成長させる
ことにより、その上に多結晶シリコンが容易に堆積しえ
、また、酸素イオン、窒素イオン等を打ち込んで、スト
ッパ層を形成する場合、ストッパ層は、埋め込み層内部
に形成し得るため、その上に単結晶シリコンが容易に堆
積しうるという性質を利用したものであり、素子内絶縁
領域の下部にこれらの材料よりなるストッパ層を形成し
た後、素子内絶縁用及び素子間分離用の溝を１工程をも
って形成すれば、前者はストッパ層で進行が停止するが
、後者は深く進行するので、ｌ工程をもって深さの異な
る二種の溝を形成することができ、素子内絶縁と素子間
分離との双方を簡易になすことができるようにしたもの
である。

〔実施例〕

以下、図面を参照しつ一１本発明の実施例に係る半導体
装置についてさらに説明する。

１工１ 第２図参照 ｐ型シリコン基板１の一部領域にｎ型の不純物をイオン
注入した後、熱処理して厚さが約３ｇｍのｎ′″型埋め
込み層２を形成する。この熱処理は、後になされるエピ
タキシャル成長工程を活用してもよい。

第３図参照 基板ｌの表面を厚さ約ｔ、ｏｏｏ人酸化して二酸化シリ
コン膜を形成した後、リソグラフィー法を使用して素子
間分離領域のみにレジスト膜９を形成し、このレジスト
膜９をマスクとして使用して酸化シリコン膜をパターニ
ングしてストッパ層１０を形成する。

第４図参照 使用済みのレジスト膜９を溶解除去した後。

ｎｙ！ｉのシリコン層３を厚さ約３牌層にエピタキシャ
ル成長する。もし、ｎ型埋め込み層形成のためにイオン
注入されたｎ型不純物の熱処理が未了であれば、この工
程において熱処理がなされる。

つＣいて、厚さ約１，０００人の二酸化シリコン膜１１
と厚さ約２，０００人の窒化シリコン膜１２とを形成す
る。これらはいづれも保護膜である。

第５図参照 リソグラフィー法を使用して、素子内絶縁領域と素子間
分離領域とに開口を有するレジストマスク１４を形成し
、これを使用して、窒化シリコン膜１２と二酸化シリコ
ン膜１１とに窓明けをする。

この工程は、通常のウェットエツチング法をもって可能
である。

つぐいて、プラズマエツチング法を使用してなす一方向
性エツチングをなす、このエツチングは、素子内絶縁領
域においては、ストッパ層１０の上面において進行を停
止するが、素子間分離領域°においては深くまで進行し
てｐ型基板１内まで達し、素子内絶縁領域においては素
子内絶縁用溝１５を、素子間分離領域においては素子間
分離用溝１８を形成する。

第１（ａ）図参照 レジストマスク１４と窒化シリコン膜１２と二酸化シリ
コン膜１１とを除去した後、溝１５．１６の内面を酸化
して、これらの溝１５．１８の内面に二酸化シリコン層
１７を形成し、多結晶シリコンを堆積して溝１５．１８
を多結晶シリコン層１８をもって埋め込む、つＣいて、
表面に形成されている余分の多結晶シリコン層をポリッ
シュ除去し、溝１５．１８の多結晶シリコン上を酸化し
、二酸化シリコン層を形成する。所望により素子（図示
せず）を形成した後、電極窓明けの後、電極！Ｓ、２０
．２１を形成する。

本実施例に係る半導体装置においては、素子内絶縁をな
す溝の下部にはストッパ層が形成されているので、素子
内絶縁用の溝と素子間分離用の溝とが、集積度を損なう
ことなくしかも簡易に１工程をもって形成される。

乳又遺 第６図参照 ｐ型のシリコン基板１の一部領域にｎ型の不純物をイオ
ン注入した後、熱処理して厚さが約３７１ｍのｎ＋型埋
め込み層２を形成し、つＣいて、ｎ型のシリコン層３を
厚さ約３ルｍにエピタキシャル成長する。もしｎ型埋め
込み層形成のためにイオン注入されたｎ型不純物の熱処
理が未了であれば、この工程において熱処理がなされる
。

つぐいて、イオン注入の保護膜として機能する厚さ約　
１　、（１（１（ｌ入の二酸化シリコン膜１１を形成し
た後、リソグラフィー法を使用して、素子内絶縁領域の
みに開口を有するレジストマスク１３を形成する。

数１００ＭｅＶの打ち込みエネルギーをもって酸素イオ
ン・窒素イオン等をイオン注入し、酸素・窒素等を含む
ストッパ層１０を形成する。このストッパ層１０の形成
される深さは打ち込みエネルギーを制御すれば容易に制
御可能である。

第７図参照 レジストマスク１３を溶解除去した後窒化シリコン膜１
２を形成し、つＣいて、リソグラフィー法を使用して、
素子内絶縁領域と素子間分離領域とに開ロヲ有するレジ
ストマスク１４を形成し、これを使用して、窒化シリコ
ン膜１２と二酸化シリコン膜１１とに窓明けをする。こ
の工程は、通常のウェットエツチング法をもって可能で
ある。

っＣいて、プラズマエツチング法を使用してなす一方向
性エツチングをなす、このエツチングは、素子内絶縁領
域においては、ストッパ層１０の上面において進行を停
止するが、素子間分離領域においては深くまで進行して
ｐ型基板ｌ内にまで達し、素子内絶縁領域においては素
子内絶縁用溝１５を、素子間分離領域においては素子間
分離用溝１Ｂを形成する。

第１（ｂ）図参照 レジストマスク１４と窒化シリコン膜１２と二酸化シリ
コン膜１１とを除去した後、溝１５．１Ｂの内面を酸化
して、これらの溝１５．１Ｂの内面に二酸化シリコン層
１７を形成し、多結晶シリコンを堆積して溝１５．１Ｂ
を多結晶シリコン層１８をもって埋め込む。つ釘いて、
表面に形成されている余分の多結晶シリコン層をポリッ
シュ除去し、１７９１５．１６の多結晶シリコン上を酸
化し二酸化シリコン層を形成する。所望により素子（図
示せず）を形成した後、電極窓明けの後、電極ｉ１１．
２Ｇ、２１を形成する。

本実施例に係る半導体装置においては、素子内絶縁をな
す溝の下部にはストッパ層が形成されているので、素子
内絶縁用の溝と素子間分離用の溝とが、集積度を損なう
ことなくしかも簡易に１工程をもって形成される。

乳１１ 第９図参照 ｐ型シリコン基板１の一部領域にｎ型の不純物をイオン
注入した後、熱処理して厚さが約３ル謙のｎ＋型埋め込
み層２を形成する。

つづいて、イオン注入の保護膜として機能する厚さ約　
１，０００人の二酸化シリコン膜１１を形成した後、リ
ソグラフィー法を使用して、素子内絶縁領域のみに開口
を有するレジストマスク１３を形成する。

数１００ＭｅＶの打ち込みエネルギーをもって酸素イオ
ン・窒化イオン等を含むストッパ層１０を形成する。こ
のストッパ層１０の形成される深さは打ち込みエネルギ
ーを制御すれば容易に制御可能であり、第２例と比較し
た場合、ストッパ層１０の表面からの深さが浅いため、
打ち込みエネルギーは、小さくて可能である。

第１θ図参照 レジストマスク１３、二酸化シリコン膜１１を溶解除去
した後、ｎ型のシリコン層３を厚さ約３ｐｍにエピタキ
シャル成長する。もし、ｎ型埋め込み層形成のためにイ
オン注入されたｎ型不純物の熱処理が未了であれば、こ
の工程において熱処理される。

この後の工程は上記第２の例と同様にＵ溝を形成し、第
７図、第１（ｂ）図の毎く形成する。

〔発明の効果〕

以上説明せるとおり、本発明に係る半導体装置において
は、素子内絶縁は一導電型の高不純物濃度埋め込み層に
達する溝内に形成された絶縁層によってなされ、素子間
分離は反対導電型の半導体基板に達する溝内に形成され
た絶縁層によってなされており、素子内絶縁をなす溝の
下部領域には、プラズマエツチングに対するエツチング
レートが小さい物質よりなるストー／パ層が形成される
構造とされているので、素子内絶縁と素子間分離とのた
めの溝を形成する工程が簡略化される。

【図面の簡単な説明】

第１（ａ）図は１本発明の第１の実施例に係る半導体装
置の断面図である。 第１（ｂ）図は１本発明の第２の実施例に係る半導体装
置の断面図である。 第２〜５図は、本発明の第１の実施例に係る半導□　　
体装置の主要工程完了後の断面図である。 第６．７図は、本発明の第２の実施例に係る半導体装置
の主要工程完了後の断面図である。 第８図は、従来技術に係る半導体装置の断面図である。 第９．１０図は、本発明の第３の実施例に係る半導体装
置の主要工程完了後の断面図である。 １・拳・反対導電型（ｐ型）の半導体基板。 ２・・・−導電型（ｎ型）の高不純物濃度埋め込み層、
　　３・・・−導電型（ｎ型）の半導体層、４・φ・絶
縁膜、　　５・・・素子内絶縁用の溝、６・・・素子間
分離用の溝、　９・・・レジスト膜、　１０・φ・スト
ッパ層、　１１１１　　φ　・二酸化シリコン膜、　１
２・・拳窒化シリコン膜、１３．１４１・レジストマス
ク、　１５・　１１１１素子内絶縁用溝、　１６・・・
素子間分離用溝、１７１１・・二酸化シリコン層、　１
８・・・多結晶シリコン層、　　１９．２０．２１・働
・電極。 工程１ 第２０ ２・ 工程図 第３図 へ 工程図　　２″ 第　４　閃 第　５７ 簿１状　　２″ 第１（Ｑ）Ｇ 第　Ｇ　図 第　７１０ 第１（ｂ）図 第　８Ｑ１ 第９図 第１０　図

Claims (1)

1. 【特許請求の範囲】 素子内絶縁は一導電型の高不純物濃度埋め込み層（２）
   に達する溝（１５）内に形成された絶縁層（１７）によ
   ってなされ、素子間分離は反対導電型の半導体基板（１
   ）に達する溝（１６）内に形成された絶縁層（１７）に
   よってなされる半導体装置において、 前記素子内絶縁をなす溝（１５）の下部領域には、スト
   ッパ層（１０）が形成されてなることを特徴とする半導
   体装置。