JPS62152057A - デ−タ転送装置 - Google Patents

デ−タ転送装置

Info

Publication number
JPS62152057A
JPS62152057A JP29416485A JP29416485A JPS62152057A JP S62152057 A JPS62152057 A JP S62152057A JP 29416485 A JP29416485 A JP 29416485A JP 29416485 A JP29416485 A JP 29416485A JP S62152057 A JPS62152057 A JP S62152057A
Authority
JP
Japan
Prior art keywords
circuit
data
dma
transfer
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP29416485A
Other languages
English (en)
Inventor
Isao Nozaki
野崎 功
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP29416485A priority Critical patent/JPS62152057A/ja
Publication of JPS62152057A publication Critical patent/JPS62152057A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Multi Processors (AREA)
  • Information Transfer Systems (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はモジュール間のデータ転送装置に関し、特に疎
結合におけるパラレル・バスのデータ転送に関する。
〔従来の技術〕
従来、この種のデータ転送装置には、疎結合によるシリ
アルデータ転送装置と、密結合によるnbitパラレル
・バスデータ転送装置があった。
疎結合によるシリアルデ「り転送装置は、通信制御用L
SIを用い、前記LSIとメモリとの間のデータ転送は
DMA回路によるDMA転送を行い、前記LSIでデー
タのパラレル−シリアル変換を行いシリアルデータ転送
を行うデータ転送装置であった。
密結合によるnbitパラレル・バスデータ転送装置は
、パラレル・バスの方向制御を行うバスドライバ/レシ
ーバを有し、自プロセッサが前記バスドライバ/レシー
バを制御して、相手側のメモリへ直接データの転送を行
うデータ転送装置であった。
〔発明が解決しようとする問題点〕
上述した従来のデータ転送装置は、疎結合によるシリア
スデータ転送装置の場合は、データ転送が1bitずつ
送るため、データの転送に時間がかかるという欠点があ
り、密結合によるnbitパラレル・バスデータ転送装
置においては自プロセッサが相手側のメモリへ直接アク
セスするため、相手側プロセッサとの競合が相手側のメ
モリのアクセスで発生しまた、自プロセッサの障害が相
手側のメモリの内容を壊すことにより、相手側プロセッ
サまで障害が波及し、さらにデータ転送中はプロセッサ
による内部処理が停止するという問題点があった。
〔問題点を解決するための手段〕
本発明のデータ転送装置は、プロセッサ側の他にパラレ
ル・バス側にも専用のポートをもつ2ポートメモリと、
パラレル・バスと2ポートメモリの間に2ポートメモリ
からのデータを相手側の2ポートメモリが引取るまでデ
ータを保持する送信レジスタバッファと相手側からのデ
ータを受取るための受信バッファと、前記2ポートメモ
リから前記送信レジスタバッファへデータの転送を行い
相手側送信レジスタバッフγ内のデータを受信バッファ
を介して前記2ポートメモリへ転送を行うためのDMA
回路と前記DMA回路の監視を行い相手側DMA回路と
の同期を取るだめのインタフェースを有するDMAC回
路を有している。
〔実施例〕
次に、本発明について図面を参照して説明する。
第1図は本発明の一実施例のブロック図である。
第1のプロセッサ16a、第2のプロセッサ16bから
それぞれ第1のDMA回路11a、第2のDMA回路1
1bに、パラレル・バス17によるデータ転送要求があ
ると、第1のDMAC回路12a、第2のDMAC回路
12bでタイミングがとられ、まず第1のDMAC回路
12aの指示にしたがいifのDMA回路11aが第1
の2ポートメモリ13aから第1の送信レジヌタパッフ
ァ14aへ送信データをセットする。第1のDMAC回
路12aは箕2のDMAC回路12bに対して送信デー
タのセットが終わったことを知らせ、第2のDMAC回
路12bは第2のDMA回路11bに指示を出して、第
1の送信レジスタ14aのデータをパラレルバス17、
第2の受信バッファ15bを介して第2の2ポートメモ
リ13bヘデータを引取る。データを引取り終わると第
2のDMAC回路12bは第1のDMAC回路1加へ次
のデータのセットを行うように示指する。上記動作を必
要な回数操り返すことンてよりデータの転送をパラレル
・バスインタフェースを用いて行うようにしている。
〔発明の効果〕
以上説明したように、本発明は、お互いのモジュールに
それぞれDMA回路を用いることによりパラレルデータ
の転送ができるようにし、2ポートメモリの使用により
 DMA回路によるデータ転送とプロセッサによる処理
を行えるようにし、さらに相手側のメモリとの間にレジ
スタ及びバスドライバ/レシーバを入れ、相手側メモリ
への直接アクセスを行わないことにより高速かつ自プロ
セッサの障害が相手側プロセッサに波及しないという効
果がある。
【図面の簡単な説明】
第1図は本発明の一実施例のブロック図である。 11a・・・・・・第1のDMA回路、llb・・・・
・・第2のDMA回路、12 a−・・・・・第1のD
MAC回路、12 b −・・・・・第2のDMAC回
路、13a・・・・・・第1の2ポートメモリ、13b
・・・・・・第2の2ポートメモリ、14a・・・・・
・第1の送信レジスタバッファ、14b・・・・・・第
2の送信レジスタバッファ、15a・・・・・・第1の
受信バッファ、15b・・・・・・第2の受信バッファ
、16a・・・・・・第1のプロセッサ、16b・・・
・・・第2のプロセッサ、17・・・・・・パラレル・
バス。

Claims (1)

  1. 【特許請求の範囲】 2つのモジュール間のデータ転送において、データ転送
    を行うインタフェース部としてのnbitのパラレル・
    バスと、 プロセッサ側の他に、前記パラレル・バス側にも専用の
    ポートを持つ2ポートメモリと、 前記パラレル・バスと2ポートメモリの間に2ポートメ
    モリからのデータを相手1の2ポートメモリが引取るま
    でデータを保持する送信レジスタバッファと、 相手側からのデータを受取るための受信バッファと、 前記2ポートメモリから前記送信レジスタバッファへデ
    ータの転送を行い、相手側送信レジスタバッファ内のデ
    ータを受信バッファを介して前記2ポートメモリへ転送
    を行うためのダイレクトメモリアクセス(以下DMA)
    回路と、 前記DMA回路の監視を行い、相手側DMA回路との同
    期を取るためのインタフェースを有するDMA制御(D
    MAC)回路と、 を有し、DMA回路によるメモリーレジスタ転送と、相
    手側DMA回路によるレジスターメモリ転送を組合せる
    ことにより、高速かつ自モジュールの障害が相手側モジ
    ュールに波及しないことを特徴とするデータ転送装置。
JP29416485A 1985-12-26 1985-12-26 デ−タ転送装置 Pending JPS62152057A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29416485A JPS62152057A (ja) 1985-12-26 1985-12-26 デ−タ転送装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29416485A JPS62152057A (ja) 1985-12-26 1985-12-26 デ−タ転送装置

Publications (1)

Publication Number Publication Date
JPS62152057A true JPS62152057A (ja) 1987-07-07

Family

ID=17804138

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29416485A Pending JPS62152057A (ja) 1985-12-26 1985-12-26 デ−タ転送装置

Country Status (1)

Country Link
JP (1) JPS62152057A (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56155464A (en) * 1980-05-02 1981-12-01 Mitsubishi Electric Corp Computer connector
JPS608980A (ja) * 1983-06-28 1985-01-17 Brother Ind Ltd 電子辞書

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56155464A (en) * 1980-05-02 1981-12-01 Mitsubishi Electric Corp Computer connector
JPS608980A (ja) * 1983-06-28 1985-01-17 Brother Ind Ltd 電子辞書

Similar Documents

Publication Publication Date Title
JPH03160545A (ja) インタフェース回路
US5067075A (en) Method of direct memory access control
JPH077955B2 (ja) データ通信制御装置
JPS62152057A (ja) デ−タ転送装置
JPH04323755A (ja) Dma装置
JP2583586B2 (ja) バス制御方法
JP2636003B2 (ja) データ転送制御装置
JPS6336459A (ja) 高速dma転送方式
JPH0263233A (ja) シリアル通信装置
JPH02150949A (ja) バス接続装置
KR0179587B1 (ko) 망동기 3중화를 위한 프로세서간 통신장치
JPS60196866A (ja) デ−タ処理装置
KR950005645B1 (ko) 패킷 교환을 위한 리셋 처리 방법
JPS62174859A (ja) デ−タ多重転送装置
JPS62251954A (ja) デ−タ通信処理装置
JPH0232650A (ja) 通信アダプタ制御方式および通信アダプタ
JPH02155059A (ja) データ転送方式
JPS61105941A (ja) 通信制御装置
JPH06161951A (ja) バス制御方式
JPH0342741B2 (ja)
JPH0243655A (ja) データ転送装置
JPS63136742A (ja) デ−タ転送装置
JPH05265925A (ja) データ転送制御装置
JPH077954B2 (ja) 制御装置
JPS61288255A (ja) プロセツサ間通信制御方式