JPS62152057A - デ−タ転送装置 - Google Patents
デ−タ転送装置Info
- Publication number
- JPS62152057A JPS62152057A JP29416485A JP29416485A JPS62152057A JP S62152057 A JPS62152057 A JP S62152057A JP 29416485 A JP29416485 A JP 29416485A JP 29416485 A JP29416485 A JP 29416485A JP S62152057 A JPS62152057 A JP S62152057A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- data
- dma
- transfer
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Multi Processors (AREA)
- Information Transfer Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はモジュール間のデータ転送装置に関し、特に疎
結合におけるパラレル・バスのデータ転送に関する。
結合におけるパラレル・バスのデータ転送に関する。
従来、この種のデータ転送装置には、疎結合によるシリ
アルデータ転送装置と、密結合によるｎｂｉｔパラレル
・バスデータ転送装置があった。
アルデータ転送装置と、密結合によるｎｂｉｔパラレル
・バスデータ転送装置があった。
疎結合によるシリアルデ「り転送装置は、通信制御用Ｌ
ＳＩを用い、前記ＬＳＩとメモリとの間のデータ転送は
ＤＭＡ回路によるＤＭＡ転送を行い、前記ＬＳＩでデー
タのパラレル−シリアル変換を行いシリアルデータ転送
を行うデータ転送装置であった。
ＳＩを用い、前記ＬＳＩとメモリとの間のデータ転送は
ＤＭＡ回路によるＤＭＡ転送を行い、前記ＬＳＩでデー
タのパラレル−シリアル変換を行いシリアルデータ転送
を行うデータ転送装置であった。
密結合によるｎｂｉｔパラレル・バスデータ転送装置は
、パラレル・バスの方向制御を行うバスドライバ／レシ
ーバを有し、自プロセッサが前記バスドライバ／レシー
バを制御して、相手側のメモリへ直接データの転送を行
うデータ転送装置であった。
、パラレル・バスの方向制御を行うバスドライバ／レシ
ーバを有し、自プロセッサが前記バスドライバ／レシー
バを制御して、相手側のメモリへ直接データの転送を行
うデータ転送装置であった。
上述した従来のデータ転送装置は、疎結合によるシリア
スデータ転送装置の場合は、データ転送が１ｂｉｔずつ
送るため、データの転送に時間がかかるという欠点があ
り、密結合によるｎｂｉｔパラレル・バスデータ転送装
置においては自プロセッサが相手側のメモリへ直接アク
セスするため、相手側プロセッサとの競合が相手側のメ
モリのアクセスで発生しまた、自プロセッサの障害が相
手側のメモリの内容を壊すことにより、相手側プロセッ
サまで障害が波及し、さらにデータ転送中はプロセッサ
による内部処理が停止するという問題点があった。
スデータ転送装置の場合は、データ転送が１ｂｉｔずつ
送るため、データの転送に時間がかかるという欠点があ
り、密結合によるｎｂｉｔパラレル・バスデータ転送装
置においては自プロセッサが相手側のメモリへ直接アク
セスするため、相手側プロセッサとの競合が相手側のメ
モリのアクセスで発生しまた、自プロセッサの障害が相
手側のメモリの内容を壊すことにより、相手側プロセッ
サまで障害が波及し、さらにデータ転送中はプロセッサ
による内部処理が停止するという問題点があった。
本発明のデータ転送装置は、プロセッサ側の他にパラレ
ル・バス側にも専用のポートをもつ２ポートメモリと、
パラレル・バスと２ポートメモリの間に２ポートメモリ
からのデータを相手側の２ポートメモリが引取るまでデ
ータを保持する送信レジスタバッファと相手側からのデ
ータを受取るための受信バッファと、前記２ポートメモ
リから前記送信レジスタバッファへデータの転送を行い
相手側送信レジスタバッフγ内のデータを受信バッファ
を介して前記２ポートメモリへ転送を行うためのＤＭＡ
回路と前記ＤＭＡ回路の監視を行い相手側ＤＭＡ回路と
の同期を取るだめのインタフェースを有するＤＭＡＣ回
路を有している。
ル・バス側にも専用のポートをもつ２ポートメモリと、
パラレル・バスと２ポートメモリの間に２ポートメモリ
からのデータを相手側の２ポートメモリが引取るまでデ
ータを保持する送信レジスタバッファと相手側からのデ
ータを受取るための受信バッファと、前記２ポートメモ
リから前記送信レジスタバッファへデータの転送を行い
相手側送信レジスタバッフγ内のデータを受信バッファ
を介して前記２ポートメモリへ転送を行うためのＤＭＡ
回路と前記ＤＭＡ回路の監視を行い相手側ＤＭＡ回路と
の同期を取るだめのインタフェースを有するＤＭＡＣ回
路を有している。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例のブロック図である。
第１のプロセッサ１６ａ、第２のプロセッサ１６ｂから
それぞれ第１のＤＭＡ回路１１ａ、第２のＤＭＡ回路１
１ｂに、パラレル・バス１７によるデータ転送要求があ
ると、第１のＤＭＡＣ回路１２ａ、第２のＤＭＡＣ回路
１２ｂでタイミングがとられ、まず第１のＤＭＡＣ回路
１２ａの指示にしたがいｉｆのＤＭＡ回路１１ａが第１
の２ポートメモリ１３ａから第１の送信レジヌタパッフ
ァ１４ａへ送信データをセットする。第１のＤＭＡＣ回
路１２ａは箕２のＤＭＡＣ回路１２ｂに対して送信デー
タのセットが終わったことを知らせ、第２のＤＭＡＣ回
路１２ｂは第２のＤＭＡ回路１１ｂに指示を出して、第
１の送信レジスタ１４ａのデータをパラレルバス１７、
第２の受信バッファ１５ｂを介して第２の２ポートメモ
リ１３ｂヘデータを引取る。データを引取り終わると第
２のＤＭＡＣ回路１２ｂは第１のＤＭＡＣ回路１加へ次
のデータのセットを行うように示指する。上記動作を必
要な回数操り返すことンてよりデータの転送をパラレル
・バスインタフェースを用いて行うようにしている。
それぞれ第１のＤＭＡ回路１１ａ、第２のＤＭＡ回路１
１ｂに、パラレル・バス１７によるデータ転送要求があ
ると、第１のＤＭＡＣ回路１２ａ、第２のＤＭＡＣ回路
１２ｂでタイミングがとられ、まず第１のＤＭＡＣ回路
１２ａの指示にしたがいｉｆのＤＭＡ回路１１ａが第１
の２ポートメモリ１３ａから第１の送信レジヌタパッフ
ァ１４ａへ送信データをセットする。第１のＤＭＡＣ回
路１２ａは箕２のＤＭＡＣ回路１２ｂに対して送信デー
タのセットが終わったことを知らせ、第２のＤＭＡＣ回
路１２ｂは第２のＤＭＡ回路１１ｂに指示を出して、第
１の送信レジスタ１４ａのデータをパラレルバス１７、
第２の受信バッファ１５ｂを介して第２の２ポートメモ
リ１３ｂヘデータを引取る。データを引取り終わると第
２のＤＭＡＣ回路１２ｂは第１のＤＭＡＣ回路１加へ次
のデータのセットを行うように示指する。上記動作を必
要な回数操り返すことンてよりデータの転送をパラレル
・バスインタフェースを用いて行うようにしている。
以上説明したように、本発明は、お互いのモジュールに
それぞれＤＭＡ回路を用いることによりパラレルデータ
の転送ができるようにし、２ポートメモリの使用により
ＤＭＡ回路によるデータ転送とプロセッサによる処理
を行えるようにし、さらに相手側のメモリとの間にレジ
スタ及びバスドライバ／レシーバを入れ、相手側メモリ
への直接アクセスを行わないことにより高速かつ自プロ
セッサの障害が相手側プロセッサに波及しないという効
果がある。
それぞれＤＭＡ回路を用いることによりパラレルデータ
の転送ができるようにし、２ポートメモリの使用により
ＤＭＡ回路によるデータ転送とプロセッサによる処理
を行えるようにし、さらに相手側のメモリとの間にレジ
スタ及びバスドライバ／レシーバを入れ、相手側メモリ
への直接アクセスを行わないことにより高速かつ自プロ
セッサの障害が相手側プロセッサに波及しないという効
果がある。
第１図は本発明の一実施例のブロック図である。
１１ａ・・・・・・第１のＤＭＡ回路、ｌｌｂ・・・・
・・第２のＤＭＡ回路、１２ ａ−・・・・・第１のＤ
ＭＡＣ回路、１２ ｂ −・・・・・第２のＤＭＡＣ回
路、１３ａ・・・・・・第１の２ポートメモリ、１３ｂ
・・・・・・第２の２ポートメモリ、１４ａ・・・・・
・第１の送信レジスタバッファ、１４ｂ・・・・・・第
２の送信レジスタバッファ、１５ａ・・・・・・第１の
受信バッファ、１５ｂ・・・・・・第２の受信バッファ
、１６ａ・・・・・・第１のプロセッサ、１６ｂ・・・
・・・第２のプロセッサ、１７・・・・・・パラレル・
バス。
・・第２のＤＭＡ回路、１２ ａ−・・・・・第１のＤ
ＭＡＣ回路、１２ ｂ −・・・・・第２のＤＭＡＣ回
路、１３ａ・・・・・・第１の２ポートメモリ、１３ｂ
・・・・・・第２の２ポートメモリ、１４ａ・・・・・
・第１の送信レジスタバッファ、１４ｂ・・・・・・第
２の送信レジスタバッファ、１５ａ・・・・・・第１の
受信バッファ、１５ｂ・・・・・・第２の受信バッファ
、１６ａ・・・・・・第１のプロセッサ、１６ｂ・・・
・・・第２のプロセッサ、１７・・・・・・パラレル・
バス。
Claims (1)
- 【特許請求の範囲】 ２つのモジュール間のデータ転送において、データ転送
を行うインタフェース部としてのｎｂｉｔのパラレル・
バスと、 プロセッサ側の他に、前記パラレル・バス側にも専用の
ポートを持つ２ポートメモリと、 前記パラレル・バスと２ポートメモリの間に２ポートメ
モリからのデータを相手１の２ポートメモリが引取るま
でデータを保持する送信レジスタバッファと、 相手側からのデータを受取るための受信バッファと、 前記２ポートメモリから前記送信レジスタバッファへデ
ータの転送を行い、相手側送信レジスタバッファ内のデ
ータを受信バッファを介して前記２ポートメモリへ転送
を行うためのダイレクトメモリアクセス（以下ＤＭＡ）
回路と、 前記ＤＭＡ回路の監視を行い、相手側ＤＭＡ回路との同
期を取るためのインタフェースを有するＤＭＡ制御（Ｄ
ＭＡＣ）回路と、 を有し、ＤＭＡ回路によるメモリーレジスタ転送と、相
手側ＤＭＡ回路によるレジスターメモリ転送を組合せる
ことにより、高速かつ自モジュールの障害が相手側モジ
ュールに波及しないことを特徴とするデータ転送装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29416485A JPS62152057A (ja) | 1985-12-26 | 1985-12-26 | デ−タ転送装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29416485A JPS62152057A (ja) | 1985-12-26 | 1985-12-26 | デ−タ転送装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62152057A true JPS62152057A (ja) | 1987-07-07 |
Family
ID=17804138
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29416485A Pending JPS62152057A (ja) | 1985-12-26 | 1985-12-26 | デ−タ転送装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62152057A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56155464A (en) * | 1980-05-02 | 1981-12-01 | Mitsubishi Electric Corp | Computer connector |
| JPS608980A (ja) * | 1983-06-28 | 1985-01-17 | Brother Ind Ltd | 電子辞書 |
-
1985
- 1985-12-26 JP JP29416485A patent/JPS62152057A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56155464A (en) * | 1980-05-02 | 1981-12-01 | Mitsubishi Electric Corp | Computer connector |
| JPS608980A (ja) * | 1983-06-28 | 1985-01-17 | Brother Ind Ltd | 電子辞書 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03160545A (ja) | インタフェース回路 | |
| US5067075A (en) | Method of direct memory access control | |
| JPH077955B2 (ja) | データ通信制御装置 | |
| JPS62152057A (ja) | デ−タ転送装置 | |
| JPH04323755A (ja) | Ｄｍａ装置 | |
| JP2583586B2 (ja) | バス制御方法 | |
| JP2636003B2 (ja) | データ転送制御装置 | |
| JPS6336459A (ja) | 高速ｄｍａ転送方式 | |
| JPH0263233A (ja) | シリアル通信装置 | |
| JPH02150949A (ja) | バス接続装置 | |
| KR0179587B1 (ko) | 망동기 3중화를 위한 프로세서간 통신장치 | |
| JPS60196866A (ja) | デ−タ処理装置 | |
| KR950005645B1 (ko) | 패킷 교환을 위한 리셋 처리 방법 | |
| JPS62174859A (ja) | デ−タ多重転送装置 | |
| JPS62251954A (ja) | デ−タ通信処理装置 | |
| JPH0232650A (ja) | 通信アダプタ制御方式および通信アダプタ | |
| JPH02155059A (ja) | データ転送方式 | |
| JPS61105941A (ja) | 通信制御装置 | |
| JPH06161951A (ja) | バス制御方式 | |
| JPH0342741B2 (ja) | ||
| JPH0243655A (ja) | データ転送装置 | |
| JPS63136742A (ja) | デ−タ転送装置 | |
| JPH05265925A (ja) | データ転送制御装置 | |
| JPH077954B2 (ja) | 制御装置 | |
| JPS61288255A (ja) | プロセツサ間通信制御方式 |