JPS6213110A - 能動負荷回路 - Google Patents
能動負荷回路Info
- Publication number
- JPS6213110A JPS6213110A JP60152876A JP15287685A JPS6213110A JP S6213110 A JPS6213110 A JP S6213110A JP 60152876 A JP60152876 A JP 60152876A JP 15287685 A JP15287685 A JP 15287685A JP S6213110 A JPS6213110 A JP S6213110A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- base
- collector
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Bipolar Integrated Circuits (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
差動増幅器の能動負荷、定電流源(電流バイアス回路)
として多用されているカレン1ミラ一回路の電流バラン
スと増幅率を改善した回路において、寄生トランジスタ
による基板への漏洩電流を防止する回路を提起する。
として多用されているカレン1ミラ一回路の電流バラン
スと増幅率を改善した回路において、寄生トランジスタ
による基板への漏洩電流を防止する回路を提起する。
本発明は差動電流増幅回路の負荷に用いられる能動負荷
回路に関する。
回路に関する。
この回路はカレントミラー回路を含め、カレントミラー
回路は演算増幅器や、オーディオ用電力増幅器、前置増
幅器等の集積回路に広く用いられている。
回路は演算増幅器や、オーディオ用電力増幅器、前置増
幅器等の集積回路に広く用いられている。
カレン[・ミラ回路lJ: 1ffl常、差動電流増幅
回路を構成するnpn トランジスタと同一基板上に、
pnpトランンスクで形成する関係1ニラチラル構造と
なり、使用条件によりこのラテラルpnpl□ランジス
タと基板との間に形成される畜牛pnplランジスタを
通して′)i:4反へ漏洩型ンArがンにれるごとがあ
り、改善が望まれている。
回路を構成するnpn トランジスタと同一基板上に、
pnpトランンスクで形成する関係1ニラチラル構造と
なり、使用条件によりこのラテラルpnpl□ランジス
タと基板との間に形成される畜牛pnplランジスタを
通して′)i:4反へ漏洩型ンArがンにれるごとがあ
り、改善が望まれている。
第2図は従来例の、電流バランスと増幅率を改善した能
動負荷回路である。
動負荷回路である。
この回路は本発明人により、特願昭57−233262
明細書に開示されたものである。
明細書に開示されたものである。
図において、作動入力INを受けるFランジスタ対0.
、.06と定電流源I5で差動増幅回路面を構成し、そ
れが取り込む電流1.、hをトランジスタ0゜〜04お
よび定電流#i13よりなる能動狛iI:■回路にlk
シて出力電流I4を得る構成である。
、.06と定電流源I5で差動増幅回路面を構成し、そ
れが取り込む電流1.、hをトランジスタ0゜〜04お
よび定電流#i13よりなる能動狛iI:■回路にlk
シて出力電流I4を得る構成である。
VCCI、VCC2は第1および第2の電源電圧である
。
。
トランジスタロ、〜03はカレントミラ回路を構成し、
差動増幅回路DAの能動負荷となっている。
差動増幅回路DAの能動負荷となっている。
出力トランジスタ04のこルクタは、ベース補償用l、
ランジスタ03のエミッタに接続され、出力トランジス
タ04のベースが負荷用トランジスタ0□のコレクタに
接続されている点が特徴である。
ランジスタ03のエミッタに接続され、出力トランジス
タ04のベースが負荷用トランジスタ0□のコレクタに
接続されている点が特徴である。
この回路の各pnp トランジスタ01〜04のエミ
ッタ接地の電流増幅率をβ、エミッタ電)蚕を1.、ベ
ース電流をIB、コレクタ電流を1.とし、電’1Mh
、+8、Icの下添字の数字+;+: a、 1ランジ
スタの番号に対応するものとする。
ッタ接地の電流増幅率をβ、エミッタ電)蚕を1.、ベ
ース電流をIB、コレクタ電流を1.とし、電’1Mh
、+8、Icの下添字の数字+;+: a、 1ランジ
スタの番号に対応するものとする。
この回路の入出力関係は次代で与えられる。ごの式は前
記明細書に記載したように容易にう、り出できるので結
果だけを示す。
記明細書に記載したように容易にう、り出できるので結
果だけを示す。
Iz
−2IC/β(1+β) −(+3− +4)/(
Hβ)2・ ・ ・ (1) この式の右辺第1項はオフセット電流、右辺第2項の分
母は増幅率を示す。
Hβ)2・ ・ ・ (1) この式の右辺第1項はオフセット電流、右辺第2項の分
母は増幅率を示す。
オフセット電流り才2Icの約l/β2と小さくなり、
利得は約β2と大きくなる。
利得は約β2と大きくなる。
従来は、ラテラルトランジスタはその構造」二、βが小
さいため、高利得の回路が得られ難かった。
さいため、高利得の回路が得られ難かった。
またβは動作電流により変化するので、10式導出の仮
定のように、各トランジスタのβを等しくするには、動
作電流を等しくする必要がある。従来はベース補償用ト
ランジスタ03の動作電流が小さく、このトランジスタ
のβと他のトランジスタのβを等しくすることはテ「シ
かったが、この例ではトランジスタ03のエミッタ電流
IE3は、出力トランジスタ04ののコレクタ電流rc
aに略等しくなる。従ってβをそろえやすくして、11
と+2のバランスを改善している。
定のように、各トランジスタのβを等しくするには、動
作電流を等しくする必要がある。従来はベース補償用ト
ランジスタ03の動作電流が小さく、このトランジスタ
のβと他のトランジスタのβを等しくすることはテ「シ
かったが、この例ではトランジスタ03のエミッタ電流
IE3は、出力トランジスタ04ののコレクタ電流rc
aに略等しくなる。従ってβをそろえやすくして、11
と+2のバランスを改善している。
この回路は、ベース補償用トランジスタ03に、負荷ト
ランジスタ0い02のベース電流の和だけでなく、出カ
ドランジスタロ、ののコレクタ電流IC4をも流すよう
にして、電流のバランスをよくし、利得を向上すること
ができる。
ランジスタ0い02のベース電流の和だけでなく、出カ
ドランジスタロ、ののコレクタ電流IC4をも流すよう
にして、電流のバランスをよくし、利得を向上すること
ができる。
しかしながら、この回路の動作条件によってはラテラル
pnp )ランジスタと基板(接地)間に形成される
寄生トランジスタQsがオンして漏洩電流を発生する。
pnp )ランジスタと基板(接地)間に形成される
寄生トランジスタQsがオンして漏洩電流を発生する。
第3図(1)、(2)はラテラルpnp トランジス
タと寄生トランジスタを説明する断面図である。
タと寄生トランジスタを説明する断面図である。
図において、lはp−5i基板、2はn゛−埋込層、3
はn−エピタキシャル層、4はp゛−分^11領域、C
,Eはそれぞれコレクタ、エミッタでp゛−領域、Bは
ベースでn゛−領域である。
はn−エピタキシャル層、4はp゛−分^11領域、C
,Eはそれぞれコレクタ、エミッタでp゛−領域、Bは
ベースでn゛−領域である。
寄生pnp )ランジスタは、(E) 、(B) 、
(C)で示したエミッタ、ベース、コレクタ領域で構成
される。
(C)で示したエミッタ、ベース、コレクタ領域で構成
される。
(発明が解決しようとする問題点〕
従来例の回路では、動作条件によっては基板に漏洩電流
が流れ、基板電位が上昇し回路の動作が不安定になると
いう欠点があった。
が流れ、基板電位が上昇し回路の動作が不安定になると
いう欠点があった。
上記問題点の解決は、エミッタが相互に接続され、]ル
ルックとエミッタ間にそれぞれ第1および第2の電流(
D)、(+2)が流れる負荷用の第1および第2のトラ
ンジスタ(Q、)、(n1)、(Q2)と、該第1およ
び第2のトランジスタ(Ql)、(+12)のベースに
エミッタが接続され、該第1のトランジスタ(貼)のコ
L・フタにベースが接続されて該第1および第2のトラ
ンジスタ(Q、)、(+12)のコL/クタに等しい1
hAi(Icl= 1c2= IC)をンルずベース補
償用の第3の1−ランジスク(Q3)と、エミッタに該
第1および第2の電?A(L)、(lz)の差に1.i
5 シた出力電流(1,)を生ずる、エミッタフォロワ
接3売された出力用の第4のトランジスタ(Q4)と、 該第2のトランジスタ(Q2)のコレクタと該第4のト
ランジスタ(Q4)のベース間に接続された、少なくと
も1個のダイオ−1’(D)と、該第4のトランジスタ
(Q4)のエミッタ負荷となる定電流源(■3)とを(
茄え、 該第4のトランジスタ(Q4)のコレクタを該第3のト
ランジスタ(Q3)のエミッタに接3hシて該第4のト
ランジスタ(Q4)と該第3のトランジスタ(OJ)に
ほぼ等しい電流を流すように構成してなる本発明による
能動負荷回路により達成される。
ルックとエミッタ間にそれぞれ第1および第2の電流(
D)、(+2)が流れる負荷用の第1および第2のトラ
ンジスタ(Q、)、(n1)、(Q2)と、該第1およ
び第2のトランジスタ(Ql)、(+12)のベースに
エミッタが接続され、該第1のトランジスタ(貼)のコ
L・フタにベースが接続されて該第1および第2のトラ
ンジスタ(Q、)、(+12)のコL/クタに等しい1
hAi(Icl= 1c2= IC)をンルずベース補
償用の第3の1−ランジスク(Q3)と、エミッタに該
第1および第2の電?A(L)、(lz)の差に1.i
5 シた出力電流(1,)を生ずる、エミッタフォロワ
接3売された出力用の第4のトランジスタ(Q4)と、 該第2のトランジスタ(Q2)のコレクタと該第4のト
ランジスタ(Q4)のベース間に接続された、少なくと
も1個のダイオ−1’(D)と、該第4のトランジスタ
(Q4)のエミッタ負荷となる定電流源(■3)とを(
茄え、 該第4のトランジスタ(Q4)のコレクタを該第3のト
ランジスタ(Q3)のエミッタに接3hシて該第4のト
ランジスタ(Q4)と該第3のトランジスタ(OJ)に
ほぼ等しい電流を流すように構成してなる本発明による
能動負荷回路により達成される。
トランジスタ0□のコレクタとトランジスタ04のベー
ス間にダイオードDを挿入して、寄生トランジスタ0.
が動作し始ぬる電圧を、ダイオードDの順方向立ち上が
り電圧だけ−1−昇さ廿て、漏洩電圧の発生を防止する
ものである。
ス間にダイオードDを挿入して、寄生トランジスタ0.
が動作し始ぬる電圧を、ダイオードDの順方向立ち上が
り電圧だけ−1−昇さ廿て、漏洩電圧の発生を防止する
ものである。
いま、第2図の従来回路で出力電圧をV。とすると、0
点の電位(vo−VBE)がB点の電位(VCCI
VBE)より上昇すると、寄生トランジスタロ、が動作
し始める。
点の電位(vo−VBE)がB点の電位(VCCI
VBE)より上昇すると、寄生トランジスタロ、が動作
し始める。
VOVEE−VCCI VIIE +i、e、
Vo ”” Vcc+。
Vo ”” Vcc+。
ずなわら、出力電圧v0が電源電圧VCCIより上胃す
るようになると、寄生トランジスタO5が動作し始め、
漏洩電流が0点より基板に流れる。
るようになると、寄生トランジスタO5が動作し始め、
漏洩電流が0点より基板に流れる。
ところが、本発明によりトランジスタ0□のコレクタと
トランジスタ04のベース間にダイオ−[D(ダイオー
ドの順方向電圧をトランジスタのVBEに等しいとおく
)を挿入するごとにより、0点の電位はν。−2VBE
となり、 VO2VBE= VCCI−VBE +i、e、
Vo −VCC1+VBE。
トランジスタ04のベース間にダイオ−[D(ダイオー
ドの順方向電圧をトランジスタのVBEに等しいとおく
)を挿入するごとにより、0点の電位はν。−2VBE
となり、 VO2VBE= VCCI−VBE +i、e、
Vo −VCC1+VBE。
すなわち、出力電圧V。がνcc++ VBEより上昇
するようになって、寄生トランジスタ0.が動作し始め
ることになる。
するようになって、寄生トランジスタ0.が動作し始め
ることになる。
従って、出力電圧V。、!:電源電圧VCCIの差によ
り、ダイオードを複数個直列に接続することができる。
り、ダイオードを複数個直列に接続することができる。
またダイオードはトランジスタ04と同一分離領域内に
形成でき、製作が容易である。
形成でき、製作が容易である。
第1図は漏洩電流を抑制し、かつ電流バランスと増幅率
を改善した本発明による能動負荷回路である。
を改善した本発明による能動負荷回路である。
図において、従来例の第2図と相違する点はトランジス
タ04のベースとトランジスタ0□のコレクタ間にダイ
オードDを接続したことである。
タ04のベースとトランジスタ0□のコレクタ間にダイ
オードDを接続したことである。
この回路においては、前記のようにラテラルpnp
)ランジスタと基板(接地)間に形成される寄生トラン
ジスタOsが動作する電圧をダイオードの立ち上がり電
圧だけ」1屏できるので、漏洩電流の発生を抑制するこ
とができる。
)ランジスタと基板(接地)間に形成される寄生トラン
ジスタOsが動作する電圧をダイオードの立ち上がり電
圧だけ」1屏できるので、漏洩電流の発生を抑制するこ
とができる。
実施例では、ダイオードは1個接続しているが、電源と
出力の電位差によっては複数個直列に接続して効果をあ
げるようにする。
出力の電位差によっては複数個直列に接続して効果をあ
げるようにする。
以上詳細に説明したように本発明によれば、カレントミ
ラー回路において電源と出力の電位差によって生ずる基
板への漏洩電流の発生を抑制できる。
ラー回路において電源と出力の電位差によって生ずる基
板への漏洩電流の発生を抑制できる。
第1図は漏洩電流を抑制し、かつ電流バランスと増幅率
を改善した本発明による能動負荷回路、第2図は従来例
の、電流バランスと増幅率を改善した能動負荷回路、 第3図(D、(2)はラテラルl1nl) 1〜ラン
ジスタと寄生1−ランジスタを説明する断面図である。 図6.二おいて、 01.0゜は負荷トランジスタ、 03はへ−ス捕信用トランジスタ、 04は出力トランジスタ、 ■3は定電流源、 1はp−5i基板、 2はn“−埋込層、 3はn−エピタキシャル層、 4はp+−分1iill領域、 C,、Eはコレクタ、エミッタでp”−nM域、Bはベ
ースでn゛−領域、
を改善した本発明による能動負荷回路、第2図は従来例
の、電流バランスと増幅率を改善した能動負荷回路、 第3図(D、(2)はラテラルl1nl) 1〜ラン
ジスタと寄生1−ランジスタを説明する断面図である。 図6.二おいて、 01.0゜は負荷トランジスタ、 03はへ−ス捕信用トランジスタ、 04は出力トランジスタ、 ■3は定電流源、 1はp−5i基板、 2はn“−埋込層、 3はn−エピタキシャル層、 4はp+−分1iill領域、 C,、Eはコレクタ、エミッタでp”−nM域、Bはベ
ースでn゛−領域、
Claims (1)
- 【特許請求の範囲】 エミッタが相互に接続され、コレクタとエミッタ間にそ
れぞれ第1および第2の電流(I_1)、(I_2)が
流れる負荷用の第1および第2のトランジスタ(Q_1
)、(Q_2)と、 該第1および第2のトランジスタ(Q_1)、(Q_2
)のベースにエミッタが接続され、該第1のトランジス
タ(Q_1)のコレクタにベースが接続されて該第1お
よび第2のトランジスタ(Q_1)、(Q_2)のコレ
クタに等しい電流(I_C_1=I_C_2≡I_C)
を流すベース補償用の第3のトランジスタ(Q_3)と
、 エミッタに該第1および第2の電流(I_1)、(I_
2)の差に応じた出力電流(I_4)を生ずる、エミッ
タフォロワ接続された出力用の第4のトランジスタ(Q
_4)と、 該第2のトランジスタ(Q_2)のコレクタと該第4の
トランジスタ(Q_4)のベース間に接続された、少な
くとも1個のダイオード(D)と、 該第4のトランジスタ(Q_4)のエミッタ負荷となる
定電流源(I_3)とを備え、 該第4のトランジスタ(Q_4)のコレクタを該第3の
トランジスタ(Q_3)のエミッタに接続して該第4の
トランジスタ(Q_4)と該第3のトランジスタ(Q_
3)にほぼ等しい電流を流すように構成してなることを
特徴とする能動負荷回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60152876A JPS6213110A (ja) | 1985-07-11 | 1985-07-11 | 能動負荷回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60152876A JPS6213110A (ja) | 1985-07-11 | 1985-07-11 | 能動負荷回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6213110A true JPS6213110A (ja) | 1987-01-21 |
JPH0466126B2 JPH0466126B2 (ja) | 1992-10-22 |
Family
ID=15550048
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60152876A Granted JPS6213110A (ja) | 1985-07-11 | 1985-07-11 | 能動負荷回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6213110A (ja) |
-
1985
- 1985-07-11 JP JP60152876A patent/JPS6213110A/ja active Granted
Also Published As
Publication number | Publication date |
---|---|
JPH0466126B2 (ja) | 1992-10-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4059808A (en) | Differential amplifier | |
JPH027522B2 (ja) | ||
EP1181773B1 (en) | Overvoltage protection | |
JPS6213110A (ja) | 能動負荷回路 | |
JPS63214009A (ja) | 複合トランジスタ | |
JPH03108756A (ja) | 複合pnpトランジスタ | |
JPH06260846A (ja) | 電力増幅器 | |
JP3627368B2 (ja) | アンプ | |
JPS62117403A (ja) | カレントミラ−回路 | |
JP2759226B2 (ja) | 基準電圧発生回路 | |
JPH06326526A (ja) | トランジスタの制御電流補償用回路装置 | |
JPH03744Y2 (ja) | ||
JPH079615B2 (ja) | 絶対値電圧電流変換回路 | |
JPH0411042B2 (ja) | ||
JPH0225465B2 (ja) | ||
JP2633831B2 (ja) | バイポーラ型半導体集積回路 | |
JP2674274B2 (ja) | 基準電圧回路 | |
JPS6282805A (ja) | 入力回路 | |
JPS63302609A (ja) | 差動増幅回路 | |
JPH0332096Y2 (ja) | ||
JP3294355B2 (ja) | 電流源回路 | |
JPS60165112A (ja) | カレントミラ−回路 | |
JPH11168329A (ja) | ベース電流補償回路 | |
JPS6259487B2 (ja) | ||
JPS6097705A (ja) | 差動増幅器 |