JPS62119660A - システムスイツチコントロ−ラの制御方式 - Google Patents
システムスイツチコントロ−ラの制御方式Info
- Publication number
- JPS62119660A JPS62119660A JP26028885A JP26028885A JPS62119660A JP S62119660 A JPS62119660 A JP S62119660A JP 26028885 A JP26028885 A JP 26028885A JP 26028885 A JP26028885 A JP 26028885A JP S62119660 A JPS62119660 A JP S62119660A
- Authority
- JP
- Japan
- Prior art keywords
- processing
- switch controller
- identification information
- request
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
第１の処理系と第２の処理系との間の通信処理にシステ
ムスイッチコンｌ−＋：＋−ラを用いるシステムでの通
信処理制御に各系別のビットを立てるようにし、立てら
れたピッｌ−（処理依頼元）との予め決められた演算を
介して処理依頼先を決定するようにしてシステムスイッ
チコントローラの処理の一元化を図る。
ムスイッチコンｌ−＋：＋−ラを用いるシステムでの通
信処理制御に各系別のビットを立てるようにし、立てら
れたピッｌ−（処理依頼元）との予め決められた演算を
介して処理依頼先を決定するようにしてシステムスイッ
チコントローラの処理の一元化を図る。
本発明はシステムスイッチコント１１−ラの制御方式に
関し、更に詳しく言えば処理系間の仲立ちをするシステ
ムスイッチコントローラにおける処理を改善したシステ
ムスイッチコントローラの制御方式に関する。
関し、更に詳しく言えば処理系間の仲立ちをするシステ
ムスイッチコントローラにおける処理を改善したシステ
ムスイッチコントローラの制御方式に関する。
情報処理システムには、その処理系間の通信処理を行な
うのにシステムスイッチコントローラ（以下、Ｓ Ｗ
Ｃ，と称する。）を設けて構成されるものがある。この
システムスイッチコントローラはいずれの処理系から他
方の処理系に処理依頼が行なわれる場合でもその取次ぎ
をそこでの処理負担を軽減しつつ円滑に遂行し得るよう
に構成される必要性がある。
うのにシステムスイッチコントローラ（以下、Ｓ Ｗ
Ｃ，と称する。）を設けて構成されるものがある。この
システムスイッチコントローラはいずれの処理系から他
方の処理系に処理依頼が行なわれる場合でもその取次ぎ
をそこでの処理負担を軽減しつつ円滑に遂行し得るよう
に構成される必要性がある。
１ユ述のようなＳＷＣを備えた情報処理システムをデュ
プレックスで構築するのに必要な機能として、■本体装
置間通信、■切替え装置への切替え１旨示、■電源制御
、■センサ報告を備えていることが必ル！である。これ
らの機能を実現するためのソフトウェアはいずれの処理
系から他方の処理系への通信処理であるかに従ってその
処理を切り分けることを必要としていた。
プレックスで構築するのに必要な機能として、■本体装
置間通信、■切替え装置への切替え１旨示、■電源制御
、■センサ報告を備えていることが必ル！である。これ
らの機能を実現するためのソフトウェアはいずれの処理
系から他方の処理系への通信処理であるかに従ってその
処理を切り分けることを必要としていた。
例えば、０系から処理系依頼があったときには第３図の
（３−１）に示すように、０系からデータを受信する場
合、リードデータレジスタＩｆＨこ受信データがセット
され、処理依頼レジスタ１１のビット０がオンにされた
後（第４図）、１系へのデータの送信に際してリードデ
ータレジスタ１０からライトデータレジスタ１２にデー
タをセットし、且つ転送制御レジスタ１３のビット１を
オンにして（第５図）１系にデータを転送する（第３図
の（３−２）参照）。そのデータに対する処理が完了し
たとき１系からＳＷＣに対し処理完了コマンドを転送し
く第３図の（１−３）参照）、次いでＳＷＣからθ系へ
処理完了：１マン１ごを転送するく第３図の（３−４）
参照）。
（３−１）に示すように、０系からデータを受信する場
合、リードデータレジスタＩｆＨこ受信データがセット
され、処理依頼レジスタ１１のビット０がオンにされた
後（第４図）、１系へのデータの送信に際してリードデ
ータレジスタ１０からライトデータレジスタ１２にデー
タをセットし、且つ転送制御レジスタ１３のビット１を
オンにして（第５図）１系にデータを転送する（第３図
の（３−２）参照）。そのデータに対する処理が完了し
たとき１系からＳＷＣに対し処理完了コマンドを転送し
く第３図の（１−３）参照）、次いでＳＷＣからθ系へ
処理完了：１マン１ごを転送するく第３図の（３−４）
参照）。
逆に、１系から処理（Ｉｉ Ｉｎがあったときの処理フ
ローが第６図の（６−１）から第６図の（６−４）まで
に示されている。その際、ＳＷＣ内の処理依頼レジスタ
１１のビット１がオンされ、そして転送制御レジスタ１
３のビット０がオンされる。
ローが第６図の（６−１）から第６図の（６−４）まで
に示されている。その際、ＳＷＣ内の処理依頼レジスタ
１１のビット１がオンされ、そして転送制御レジスタ１
３のビット０がオンされる。
上述のようにＯ系から１系への処理０（位と１糸から０
系への処理中位とは別立ての処理とされていた。これは
転送制御レジスタ１３にセットされる値が異なるためで
ある。そのため、それら処理をソフトウェアで切り換え
ることが必要であった。
系への処理中位とは別立ての処理とされていた。これは
転送制御レジスタ１３にセットされる値が異なるためで
ある。そのため、それら処理をソフトウェアで切り換え
ることが必要であった。
それ故、ソフトウェアの複雑化、そのサイズの大型化が
避けられず、処理時間が長くかかるという不具合があっ
た。
避けられず、処理時間が長くかかるという不具合があっ
た。
本発明は斯かる問題点に鑑みて創作されたもので、シス
テムスイッチコントローラ内の処理制御を−・元化した
システムスイッチコントローラの制御方式を提（１１ｔ
することを目的とする。
テムスイッチコントローラ内の処理制御を−・元化した
システムスイッチコントローラの制御方式を提（１１ｔ
することを目的とする。
第１図は本発明の原理ブロック図を示す。本発明＆Ｊ−
第１の処理系１と第２の処理系２との間での１ｆｆｌ信
処理にシステムスイッチコントローラ３を用いる情報処
理システムＧこおいて、前記両系のうちのいずれか一方
から他方への通信に際してその処理元系の識別情報を保
持する保持手段４と、保持された識別情報との予め決め
られた演算を行なって処理先系の識別情報を発生ずる演
算手段５とを設けてシステムスイッチコントローラ３で
の処理を一元化するように構成したものである。
第１の処理系１と第２の処理系２との間での１ｆｆｌ信
処理にシステムスイッチコントローラ３を用いる情報処
理システムＧこおいて、前記両系のうちのいずれか一方
から他方への通信に際してその処理元系の識別情報を保
持する保持手段４と、保持された識別情報との予め決め
られた演算を行なって処理先系の識別情報を発生ずる演
算手段５とを設けてシステムスイッチコントローラ３で
の処理を一元化するように構成したものである。
情報処理システム内の一方の処理系から他方の処理系へ
処理依頼があると、その処理依頼元の識別情報が保持手
段４にセットされる。そして、処理依頼先を識別する情
報は保持手段４に七ノドされた識別情報との予め決めら
れた演算を行なう演算手段５から出力される。
処理依頼があると、その処理依頼元の識別情報が保持手
段４にセットされる。そして、処理依頼先を識別する情
報は保持手段４に七ノドされた識別情報との予め決めら
れた演算を行なう演算手段５から出力される。
このようにして、処理依頼先のための識別情報が得られ
るから、従来のように識別情報が処理系毎に異なる設定
処理を行なうことから生ずる不具合は解消されて処理の
一元化を行なうことができる。
るから、従来のように識別情報が処理系毎に異なる設定
処理を行なうことから生ずる不具合は解消されて処理の
一元化を行なうことができる。
〔実施例〕
第２図は本発明の一実施例を示す。この図において、１
０はＯ系であり、この系はシステムズイソチコントロー
ラ１１を介してｌ系１２に接続可能に構成されている。
０はＯ系であり、この系はシステムズイソチコントロー
ラ１１を介してｌ系１２に接続可能に構成されている。
１３はシステムスイッチコントローラ１１に設けられた
処理依頼レジスタであり、このレジスタ１３の７ビノト
はそのビソトタｊ応で１６進“ＣＯ”を与えられている
排他的オア回路１４を経て依頼処理手段１５へ接続され
ている。１６はシステムスイッチコントローラ１１に設
けられた動作終了レジスタであり、このレジスタ１４の
７ビソトはそのビット対応で１６進“ＣＯ”を与えられ
ている排他的オア回路１７を経て終了処理手段１８へ接
続されている。
処理依頼レジスタであり、このレジスタ１３の７ビノト
はそのビソトタｊ応で１６進“ＣＯ”を与えられている
排他的オア回路１４を経て依頼処理手段１５へ接続され
ている。１６はシステムスイッチコントローラ１１に設
けられた動作終了レジスタであり、このレジスタ１４の
７ビソトはそのビット対応で１６進“ＣＯ”を与えられ
ている排他的オア回路１７を経て終了処理手段１８へ接
続されている。
このように、システムスイッチコントローラ１１の３ｍ
信処理制御部が構成されることにより、システムスイッ
チコントローラ１１における処理を一元化することがで
きる。即ち、０系が処理依頼系（自系）となり、ごの０
系によりシステムスイソチニ】ントローラ１１のリード
データレジスタ（第４図参照）にデータがセットされる
と共にその処理依頼レジスタ１３のビットＯに“１″が
セットされて１糸への処理依頼が行なわれると、その処
理依頼先（他系）はレジスタ１３のピント内容“８０”
（１６進）が排他的オア回１７８１４において１６進
の“ＣＯ”と排他的オアをとられることにより排他的オ
ア回路１４からそのビット０及びビット１に“０１”が
出力されて決定される。そして、この出力値が依頼処理
手段１５へ与えられることにより、第５図に示す従来例
と同様に、システムスイッチコントローラ１１のリード
データレジスタからライトデータレジスタにデータがセ
ットされ、そして１系へ転送される。そのデータについ
ての処理が終了すると、１系からシステムスイッチコン
トローラ１１へ処理完了コードが転送されると共にその
動作終了レジスタ１６のビット１に“１”がセットされ
て０系への処理終了の通知が行なわれるに至ると、その
通知先（他系）はレジスタ１６のビット内容”４０”（
１６進）が排他的オア回路１７において１６進のＣＯ″
と排他的オアをとられることにより排他的オア回路１６
からそのビット０及びビット１に１０”が出力されて決
定される。そして、この出力値が終了処理１段１８へ与
えられることにより、第３図に示す従来例と同様にシス
テムスイッチコントローラー１から０糸へ処理完了コー
ドが転送される。
信処理制御部が構成されることにより、システムスイッ
チコントローラ１１における処理を一元化することがで
きる。即ち、０系が処理依頼系（自系）となり、ごの０
系によりシステムスイソチニ】ントローラ１１のリード
データレジスタ（第４図参照）にデータがセットされる
と共にその処理依頼レジスタ１３のビットＯに“１″が
セットされて１糸への処理依頼が行なわれると、その処
理依頼先（他系）はレジスタ１３のピント内容“８０”
（１６進）が排他的オア回１７８１４において１６進
の“ＣＯ”と排他的オアをとられることにより排他的オ
ア回路１４からそのビット０及びビット１に“０１”が
出力されて決定される。そして、この出力値が依頼処理
手段１５へ与えられることにより、第５図に示す従来例
と同様に、システムスイッチコントローラ１１のリード
データレジスタからライトデータレジスタにデータがセ
ットされ、そして１系へ転送される。そのデータについ
ての処理が終了すると、１系からシステムスイッチコン
トローラ１１へ処理完了コードが転送されると共にその
動作終了レジスタ１６のビット１に“１”がセットされ
て０系への処理終了の通知が行なわれるに至ると、その
通知先（他系）はレジスタ１６のビット内容”４０”（
１６進）が排他的オア回路１７において１６進のＣＯ″
と排他的オアをとられることにより排他的オア回路１６
からそのビット０及びビット１に１０”が出力されて決
定される。そして、この出力値が終了処理１段１８へ与
えられることにより、第３図に示す従来例と同様にシス
テムスイッチコントローラー１から０糸へ処理完了コー
ドが転送される。
又、１系が処理依頼系（自系）となる場合にも、次のこ
とを除いて０系が処理依頼系であった場合と同様である
。つまり、レジスター３のビット１が“１゛°にセット
され、これを用いて処理依頼先が決定される。又、その
データ処理終了に当たっでは、レジスター６のビット１
に１″がセットされ、これを用いて処理終了通知先が決
定される。
とを除いて０系が処理依頼系であった場合と同様である
。つまり、レジスター３のビット１が“１゛°にセット
され、これを用いて処理依頼先が決定される。又、その
データ処理終了に当たっでは、レジスター６のビット１
に１″がセットされ、これを用いて処理終了通知先が決
定される。
このように、０系から１系への処理依頼及びその処理終
了通知においても、自系から０系への処理依頼及びその
処理終了通知においても、それぞれの場合における他系
の識別情報は自系の識別情報から誘導し得ることができ
るから、システムスイッチコントローラー１における処
理の一元化が可能になる。
了通知においても、自系から０系への処理依頼及びその
処理終了通知においても、それぞれの場合における他系
の識別情報は自系の識別情報から誘導し得ることができ
るから、システムスイッチコントローラー１における処
理の一元化が可能になる。
なお、自系の識別情報から他系の識別情報の誘導は上記
実施例に示す如き例示のものに限られるものではない。
実施例に示す如き例示のものに限られるものではない。
以上説明した、Ｌうに本発明に、ｌ、れば、システムス
イッチコントローラにおける処理の−・元止が達成され
る。これにより、そのプログラムサイズの縮小化、簡易
化が図れ、その処理に有利性が得られる。
イッチコントローラにおける処理の−・元止が達成され
る。これにより、そのプログラムサイズの縮小化、簡易
化が図れ、その処理に有利性が得られる。
第１図は本発明の原理ブ１１ツク図、
第２図は本発明の一実施例を示す図、
第３図は０系から処理依やｎがあったときの動作態様を
示す図、 第４図はＳＷＣのデータ受信動作を示す図、第５図はＳ
ＷＣのデータ送信動作を示す図、第６図は自系から処理
依頼のあったときの動作態様を示す図である。 第１図において、 １．２ば処理系、 ３はシステムスイッチコントローラ、 ４ Ｉｌｌ保持手段、 ５は演算手段である。 第２図において、 １０は０系（処理系）、 １１はシステムスイッチコントローラ、１２ ＬＪ：
］系（処理系）、 １３は処理依頼レジスタ、 １６は動作終了レジスタ、 １４．１７は排他的オア回路、 １５は依頼処理手段、 １８は終了処理手段である。 ０厭刀′う力４咽１ｔｆ＋か゛あっ、た、にＳミＯ巾カ
イ乍寿髪杉医と千亨２第３図 ＳＷＣのテ゛−タ受イ古巾カイ乍２示イ図第４図 ＳＷＣの子−タ送イ占１ｎ＋布ｆ爪賓１１糸力゛う延王
里１衣矛Ｌｔあづまた４令のΦカイタ應【謀と禾チ図第
６図 第５図
示す図、 第４図はＳＷＣのデータ受信動作を示す図、第５図はＳ
ＷＣのデータ送信動作を示す図、第６図は自系から処理
依頼のあったときの動作態様を示す図である。 第１図において、 １．２ば処理系、 ３はシステムスイッチコントローラ、 ４ Ｉｌｌ保持手段、 ５は演算手段である。 第２図において、 １０は０系（処理系）、 １１はシステムスイッチコントローラ、１２ ＬＪ：
］系（処理系）、 １３は処理依頼レジスタ、 １６は動作終了レジスタ、 １４．１７は排他的オア回路、 １５は依頼処理手段、 １８は終了処理手段である。 ０厭刀′う力４咽１ｔｆ＋か゛あっ、た、にＳミＯ巾カ
イ乍寿髪杉医と千亨２第３図 ＳＷＣのテ゛−タ受イ古巾カイ乍２示イ図第４図 ＳＷＣの子−タ送イ占１ｎ＋布ｆ爪賓１１糸力゛う延王
里１衣矛Ｌｔあづまた４令のΦカイタ應【謀と禾チ図第
６図 第５図
Claims (2)
- （１）第１の処理系（１）と第２の処理系（２）との間
での通信処理にシステムスイッチコントローラ（３）を
用いる情報処理システムにおいて、システムスイッチコ
ントローラ（３）に、 前記両系のうちのいずれか１方から他方への通信に際し
てその処理元系の識別情報をセットする保持手段（４）
と、 前記処理元系の識別情報との予め決められた演算を行な
って処理先系の識別情報を発生する演算手段（５）とを
設けて、 システムスイッチコントローラ（３）での処理を一元化
するようにしたことを特徴とするシステムスイッチコン
トローラの制御方式。 - （２）前記両系の識別情報は１バイトのＭＳＢ及びＭＳ
Ｂより１ビット低位のビットのいずれか１方に２進の“
１”が立てられることにより表され、前記演算は前記１
バイトと１６進の“ＣＯ”との排他的オア演算であるこ
とを特徴とする特許請求の範囲第１項記載のシステムス
イッチコントローラの制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26028885A JPH0685165B2 (ja) | 1985-11-20 | 1985-11-20 | システムスイッチコントロ−ラの制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26028885A JPH0685165B2 (ja) | 1985-11-20 | 1985-11-20 | システムスイッチコントロ−ラの制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62119660A true JPS62119660A (ja) | 1987-05-30 |
| JPH0685165B2 JPH0685165B2 (ja) | 1994-10-26 |
Family
ID=17345961
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26028885A Expired - Lifetime JPH0685165B2 (ja) | 1985-11-20 | 1985-11-20 | システムスイッチコントロ−ラの制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0685165B2 (ja) |
-
1985
- 1985-11-20 JP JP26028885A patent/JPH0685165B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0685165B2 (ja) | 1994-10-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4845611A (en) | Device for connecting 8-bit and 16-bit modules to a 16-bit microprocessor system | |
| JPS62119660A (ja) | システムスイツチコントロ−ラの制御方式 | |
| JPS5845047B2 (ja) | 共通信号伝送路を用いた情報伝送方式 | |
| JP2905989B2 (ja) | 入出力制御装置 | |
| JPS5994159A (ja) | デ−タ転送制御方式 | |
| JP2000148216A (ja) | プラントコントローラ通信装置 | |
| JPS63201713A (ja) | 二重化フアイルサブシステム | |
| JPS59208632A (ja) | 処理装置間の情報転送方式 | |
| JPS59170943A (ja) | プログラム修正ロ−ド方式 | |
| JPS62206652A (ja) | 双方向バスのデ−タ転送制御方式 | |
| JPH0226493A (ja) | 接続制御方式 | |
| JPH0410031A (ja) | マイクロプログラム制御装置 | |
| JPS638506B2 (ja) | ||
| JPH0374751A (ja) | 入出力制御装置 | |
| JPH04172549A (ja) | デジタルデータ処理装置 | |
| JPS63249243A (ja) | 二次記憶情報セ−ブ方式 | |
| JPS5887612A (ja) | 入出力制御診断装置 | |
| JPS60218150A (ja) | デ−タ処理装置 | |
| JPH04101265A (ja) | 情報処理装置間入出力制御方式 | |
| JPH053018B2 (ja) | ||
| JPS6340956A (ja) | デ−タ転送装置 | |
| JPS5953743B2 (ja) | 通信制御装置 | |
| JPS628254A (ja) | 信号受信分配回路 | |
| JPS60170801U (ja) | 制御系の切換装置 | |
| JPS63300346A (ja) | Ｄｍａ制御方式 |