JPS5994159A - デ−タ転送制御方式 - Google Patents
デ−タ転送制御方式Info
- Publication number
- JPS5994159A JPS5994159A JP57204268A JP20426882A JPS5994159A JP S5994159 A JPS5994159 A JP S5994159A JP 57204268 A JP57204268 A JP 57204268A JP 20426882 A JP20426882 A JP 20426882A JP S5994159 A JPS5994159 A JP S5994159A
- Authority
- JP
- Japan
- Prior art keywords
- computer
- data transfer
- interrupt
- signal
- transfer control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Multi Processors (AREA)
- Communication Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、コンピュータ間のデータ転送制御方式に関
し、特に一方のコンピュータが初期化設定中はこれに対
して他方のコンピュータからデータを送信しないように
制御するデータ転送制御方式に関する。
し、特に一方のコンピュータが初期化設定中はこれに対
して他方のコンピュータからデータを送信しないように
制御するデータ転送制御方式に関する。
従来、この種のデータ転送制御方式による装置として第
1図に示すものがあった。1.2はコンピュータ、6.
4はデータ転送部、5はリセット信号の出力部、6はリ
セット信号の入力部、7はデータ転送部3.4を接続す
る線、8は出力部5及び入力部6を接続する線ヱ゛あう
。
1図に示すものがあった。1.2はコンピュータ、6.
4はデータ転送部、5はリセット信号の出力部、6はリ
セット信号の入力部、7はデータ転送部3.4を接続す
る線、8は出力部5及び入力部6を接続する線ヱ゛あう
。
次に動作について説明する。コンピュータ1からコンピ
ュータ2ヘデータを転送するときは、コンピュータ1は
データをデータ転送部3にバス1aを介して転送し、以
下順に線7、データ転送部4及びパス2aを介してコン
ピュータ2へ転送する。
ュータ2ヘデータを転送するときは、コンピュータ1は
データをデータ転送部3にバス1aを介して転送し、以
下順に線7、データ転送部4及びパス2aを介してコン
ピュータ2へ転送する。
コンピュータ2からコンピュータ1ヘデータを転送する
ときは上記と逆の経路となる。コンピュータ1は、初期
化設定を実行するときは、まずリセット信号出力部5を
起動し、以下これより線8、入力部6及び線6aを介し
てデータ転送部4ヘリセツト信号を伝送し、データ転送
部4の図示なしの7リツプ・フロップ等をリセットして
データ転送部4も初期化設定する。
ときは上記と逆の経路となる。コンピュータ1は、初期
化設定を実行するときは、まずリセット信号出力部5を
起動し、以下これより線8、入力部6及び線6aを介し
てデータ転送部4ヘリセツト信号を伝送し、データ転送
部4の図示なしの7リツプ・フロップ等をリセットして
データ転送部4も初期化設定する。
従来の伝送方式は、以上のように構成されているので、
一方のコンビ二一タが初期化設定中であっても他方のコ
ンピュータがこれを知らないため、データ転送を一方の
コンピュータに対して開始してしまうなどの欠点があっ
た。
一方のコンビ二一タが初期化設定中であっても他方のコ
ンピュータがこれを知らないため、データ転送を一方の
コンピュータに対して開始してしまうなどの欠点があっ
た。
この発明は、上記のような従来のものの欠′点゛を除去
するためになされたもので、一方のコンピュータが初期
化設定中のときはこれより出力されるリセット信号によ
って他方のコンピュータニ割込をかけ、一方のコンピュ
ータが初期化設定中であることを示す情報を入力するこ
とにより、誤ってデータ瞥送をしないようにすることが
できるデータ転遍゛制御方式を提供することを目的とす
る。
するためになされたもので、一方のコンピュータが初期
化設定中のときはこれより出力されるリセット信号によ
って他方のコンピュータニ割込をかけ、一方のコンピュ
ータが初期化設定中であることを示す情報を入力するこ
とにより、誤ってデータ瞥送をしないようにすることが
できるデータ転遍゛制御方式を提供することを目的とす
る。
以下、この発明の一実施例を図について轡明する。第2
図において、同−符夛は同一部分を示し、9は割込信号
発生部で、入力部6から出力される割込発生起動信号に
より割込信号9aをコンピュータ2に入力する。
図において、同−符夛は同一部分を示し、9は割込信号
発生部で、入力部6から出力される割込発生起動信号に
より割込信号9aをコンピュータ2に入力する。
次に動作について説明する。コンピュータ1から2へ及
びその逆へのデータ転送は第1で説明したものと同一で
あるので、省略する。コンピュータ1が初期化設定中の
ときの動作を説明する。コンピュータ1はリセット信号
により出力部5を起動する。これにより、入力部6は、
データ転送部4へ初期化設定するリセット信号を供給す
ると共に、割込発生起動信号6aを割込信号発生部9に
供給するので、割込信号発生部9は割込信号9aを出力
する。この割込信号9aはコンピュータ2に入力される
ので、コンピュータ2はコンピュータ1が初期化設定中
であることを知り、その終了を待ってデータ転送を開始
する。
びその逆へのデータ転送は第1で説明したものと同一で
あるので、省略する。コンピュータ1が初期化設定中の
ときの動作を説明する。コンピュータ1はリセット信号
により出力部5を起動する。これにより、入力部6は、
データ転送部4へ初期化設定するリセット信号を供給す
ると共に、割込発生起動信号6aを割込信号発生部9に
供給するので、割込信号発生部9は割込信号9aを出力
する。この割込信号9aはコンピュータ2に入力される
ので、コンピュータ2はコンピュータ1が初期化設定中
であることを知り、その終了を待ってデータ転送を開始
する。
以上のように、この発明によれば、一方のコンピュータ
が初期化設定中のときはそのリセット信号から他方のコ
ンピュータの割込信号を生成してこれに割込みをかける
ので、誤ったデータ転送を防止できる効果がある。
が初期化設定中のときはそのリセット信号から他方のコ
ンピュータの割込信号を生成してこれに割込みをかける
ので、誤ったデータ転送を防止できる効果がある。
第1図は従来のデータ転送制御方式のブロック図、第2
図はこの発明の一実施例によるデータ転送制御方式のブ
ロック図である。 1.2・・・コンピュータ、3,4・・・データ転送部
、5・・・出力部、6・・・入力部、9・・・割込宛字
部。なお。 図中、同一符号は同一部分を示す。
図はこの発明の一実施例によるデータ転送制御方式のブ
ロック図である。 1.2・・・コンピュータ、3,4・・・データ転送部
、5・・・出力部、6・・・入力部、9・・・割込宛字
部。なお。 図中、同一符号は同一部分を示す。
Claims (1)
- 【特許請求の範囲】 2つのコンピュータ間を接続し、相互にデータ転送をす
るためのデータ転送制御方式において。 一方の上記コンピュータが初期化設定中はその初期化設
定のために出力されるリセット信号に応答して一方の上
記コンビ二一タが初期化設定中であることを表示する割
込信号を発生し、この割込信号を他方の上記コンピュー
タへ入力するようにしたことを特徴とするデータ転送制
御方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57204268A JPS5994159A (ja) | 1982-11-19 | 1982-11-19 | デ−タ転送制御方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57204268A JPS5994159A (ja) | 1982-11-19 | 1982-11-19 | デ−タ転送制御方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS5994159A true JPS5994159A (ja) | 1984-05-30 |
Family
ID=16487652
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP57204268A Pending JPS5994159A (ja) | 1982-11-19 | 1982-11-19 | デ−タ転送制御方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5994159A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61195140U (ja) * | 1985-05-24 | 1986-12-05 | ||
JPH03163657A (ja) * | 1989-11-21 | 1991-07-15 | Mitsubishi Electric Corp | マルチプロセッサシステム |
-
1982
- 1982-11-19 JP JP57204268A patent/JPS5994159A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61195140U (ja) * | 1985-05-24 | 1986-12-05 | ||
JPH03163657A (ja) * | 1989-11-21 | 1991-07-15 | Mitsubishi Electric Corp | マルチプロセッサシステム |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS5994159A (ja) | デ−タ転送制御方式 | |
JP2905989B2 (ja) | 入出力制御装置 | |
KR100217819B1 (ko) | Iic 버스 사용 제어 방법 | |
JP2747154B2 (ja) | 入出力処理装置 | |
JPS5864534A (ja) | コンピユ−タ装置におけるデ−タ転送方式 | |
SU1176340A1 (ru) | Устройство дл ввода-вывода информации | |
JPS63201713A (ja) | 二重化フアイルサブシステム | |
SU769523A1 (ru) | Устройство дл сопр жени однородной вычислительной системы | |
JP2588214B2 (ja) | キーコード制御装置 | |
JP2829043B2 (ja) | 転送ワード数決定方法及びその回路 | |
JPH01245336A (ja) | 外部共有バスの割込み制御方式 | |
JPS59208632A (ja) | 処理装置間の情報転送方式 | |
JPS638506B2 (ja) | ||
JPS62119660A (ja) | システムスイツチコントロ−ラの制御方式 | |
JPS61271557A (ja) | インタフエ−ス補助装置 | |
JPS62204354A (ja) | 入出力命令制御方式 | |
JPH10312354A (ja) | 割り込み処理システム | |
JPS5858633A (ja) | 入出力チヤネル処理装置 | |
JPH06348644A (ja) | Dma回路 | |
JPS634218B2 (ja) | ||
JPS6097461A (ja) | デ−タバス制御回路 | |
JPH0612261A (ja) | 割込制御回路 | |
JPH0341542A (ja) | 周辺制御装置 | |
JPS5931737B2 (ja) | 多重制御デ−タ処理システム | |
JPS6168665A (ja) | 電子計算機における入出力制御装置 |