JPS61271557A - インタフエ−ス補助装置 - Google Patents

インタフエ−ス補助装置

Info

Publication number
JPS61271557A
JPS61271557A JP11445985A JP11445985A JPS61271557A JP S61271557 A JPS61271557 A JP S61271557A JP 11445985 A JP11445985 A JP 11445985A JP 11445985 A JP11445985 A JP 11445985A JP S61271557 A JPS61271557 A JP S61271557A
Authority
JP
Japan
Prior art keywords
data
computer
terminal device
signal
interface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11445985A
Other languages
English (en)
Other versions
JPH0574865B2 (ja
Inventor
Kazuo Nakai
中井 和夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CHIKIYUU KAGAKU SOGO KENKYUSHO KK
Original Assignee
CHIKIYUU KAGAKU SOGO KENKYUSHO KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CHIKIYUU KAGAKU SOGO KENKYUSHO KK filed Critical CHIKIYUU KAGAKU SOGO KENKYUSHO KK
Priority to JP11445985A priority Critical patent/JPS61271557A/ja
Publication of JPS61271557A publication Critical patent/JPS61271557A/ja
Publication of JPH0574865B2 publication Critical patent/JPH0574865B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Information Transfer Systems (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明はコンピュータと端末袋、置とを接続するインタ
フェース補助装置に関し、詳しくはダイレクトメモリア
クセス機能をインタフェース上に持たないコンピュータ
とダイレクトメモリアクセス機能を“持つ端末装置とを
接続するインタフェース補助装置に関する。
〔発明の背景) コンピュータにはダイレクトメモリアクセス(DMA)
機能をインタフェース上に持つものと持たないものがあ
り、これに応じて端末装置にもDMA機能を持つものと
持たないものがある。
DMA1l能とは、コンピュータのメモリと端末装置と
の間でデータ転送を行う場合にコンピュータの中央処理
装置(CPU)が入出力装置に転送開始アドレス、転送
データ数等の転送に必要なデータを設定してデータ転送
を開始させ、その後金データの転送が終了する迄データ
転送は入出力装置を介してメモリと端末装置との間で行
われ、転送終了後CPUに割込をかけ転送後の処理を行
わせるものをいう。コンピュータ、端末装置がDMA機
能を持つ場合にはデータ転送は高速に行われるが、コン
ピュータと端末装置との間でデータ転送に関する多くの
制御信号を必要とし、制御信号には入出力データと同時
に存在するものがある。コンピュータ、端末装置がDM
A様能を持たない場合には1単位データ転送の度にCP
Uに割込みがかかりCPtJの制御の下にデータ転送が
行われ、この場合にデータ転送速度はDMA11%能を
持つ場合に較べて遅いが、コンピュータと端末装置との
間のデータ転送に関する制御信号は少ない。
DMAII能を持つコンピュータ、端末装置はその高速
性の故に現在広く用いられているが、DMA1能をイン
タフェース上に持たないコンピュータとDMA機能を持
つ端末装置とを接続したい要望がしばしば生ずる。この
場合にコンピュータと端末装置との間に両者間の整合を
とるインクフェース補助装置が必要とされ、ここでデー
タ転送速度の低下を防止しながらDMA機能に係る制御
信号等を作る必要がある。
〔発明の目的〕
本発明の目的は上記の課題を解決し、DMA機能をイン
タフェース上に持たないコンピュータとDMAI!能を
持つ端末装置とを接続するインタフェース補助装置を提
供することである。
〔発明の概要〕
本発明に係るインタフェース補助装置は、コンピュータ
出力データを入力として受け、その出力が端末装置入力
データ端に接続される入力レジスタと、端末装置からの
状態情報及び転送データを入力として受け、その出力が
コンピュータデータ入力端に接続される出力レジスタと
、入力レジスタの出力に接続されてコンピュータからの
制御データを蓄積し、かつコンピュータ及び端末装置の
夫々からデータ読み書きに関する入力制御信号を受け、
コンピュータ及び端末装置の夫々に送るデータ読み書き
に関する出力制御信号を発生する制御信号発生回路とを
有し、制御信号発生回路によりインタフェース補助装置
からコンピュータ及び端末装置の夫々に送る所定の制御
信号を発生し、コンピュータとインタフェース補助装置
との間、及びインタフェース補助装置と端末装置との間
の夫々のデータ送受を制御している。
DMA1l能を持つ端末装置にはデータブロックの読み
出し又は書込み開始又は終了命令のようにDMAl1能
を持たないコンピュータのインタフェースにはない制御
信号があり、これはコンピュータからのデータで制御情
報をインタフェース補助装置に送り、インタフェース補
助装置でこの制御データを端末装置とのインタフェース
制御信号に変換して端末装置に送っている。端末装置が
データ転送中に要求するデータ転送可能表示のように、
端末装置との高速なデータ転送処理を行う上で転送終了
後直ちにリセットが必要とされるインタフェース制御信
号については、転送開始時にはコンピュータからの制御
データにより送出を開始し、転送終了後直ちに送出を停
止し得るようにインクフェース補助装置を介し、コンピ
ュータと端末装置間の各データ転送毎に送受される制御
信号を用いて制御している。
〔発明の実施例〕
第1図を参照して本発明の一実施例を説明する。
第1図において、1は本発明に係るインタフェース補助
装置の一実施例であり、インタフェース補助装置1は、
DMA機能をインタフェース上に持たないコンピュータ
2とDMAI!!能を持つ端末装置3との間に置かれこ
れらの装置を接続する。
インタフェース補助装置1とコンピュータ2どの間には
コンピュータ2からの16ビツトの出力データ、コンピ
ュータ2への16ビツト入力データ、及び制御信号とし
て、コンピュータからの読み・書き要求割込信号り、C
,、コンピュータへの読み・書き終了割込み信号り、F
、が送受される。インタフェース補助装置1と端末装置
3との間の送受情報として、端末袋f13への16ビツ
ト出力データ、端末装置からの16ビツト入カデータ、
及び制御信号として、インタフェース補助装置1から端
末装置3へ読み・書き命令信号FNCT1〜3、読み・
書き可能状態表示信号レディ、データブロック転送開始
信号ゴー、入出力のデータレジスタ操作中を表示する信
号ビジー、単位データ毎の読み書き終了表示信号エンド
サイクルがあり、端末装置3からインタフェース補助装
置1への制御情報として、端末袋@3が読み書き可能な
状態にあることを表示する信号ATTN、データブロッ
ク転送の終了時又は障害時に端末装置3から出力する状
態信号DSTATA〜C、データ転送方向(読み・書き
)表示信@CLコントロール、単位データ転送毎に端末
装置が出力する読み書き要求信号サイクルリクエストが
ある。
コンピュータ2と端末装置3との間でデータ転送を行う
に当り、先ずその準備動作が行われる。
最初にコンピュータ2から読出し又は書込みの命令情報
を含む16ビツトデータが送出され、制御信号O,C,
のレベルが高から低となる。このO,C,のレベル変化
に応じてインタフェース補助装置1ではり、C,を切替
回路4を介しモノマルチ5で遅延させた信号を排他的O
R回路6を介して入力レジスタ7に制御信号として与え
コンピュータ2からの16ビツトデータを入力レジスタ
5に読取る。切替回路4は、レディフリップフロップ8
から端末装置3に送る制御信号レディをモノマルチ9、
フリップフロップ10により遅延した信号が高の場合は
り、C,をモノマルチ5に与え該信号が低の場合はり、
C,をAND回路11に与えるように切替を行う回路で
ある。レディに相当するフリップフロップ10からの信
号はコンピュータ2とインタフェース補助装置1との送
受データが制御データか、又はコンピュータ2のメモリ
との間の転送データであるかの識別に用いられる。レデ
ィをモノマルチ9、フリップフロップ10により遅延さ
せるのは、インタフェース補助装置1とコンピュータ2
との間のデータ送受においてインタフェース補助装置1
からコンピュータ2へのり、F、のレベル変化に対する
コンピュータ2制御のり、C,のレベル変化の応答の遅
れがあっても誤動作が生じないようにするためである。
猶、図示しないがモノマルチ5の出力を更に遅延回路を
介してインタフェース補助装置1内の判定回路12)レ
ジスタ13等へのデータ転送のための制御信号を発生し
ている。入力レジスタ7に設定されたデータは判定回路
12に設定される。判定回路12はコンピュータ2から
の制御データの種別を判定する回路で、制御データをそ
の最上位ビット(MSB)が1の場合は転送データ数の
情報、0であれば転送データ数以外の情報と判定する。
読み・書き命令情報の制御データの場合はそのMSBが
Oであり、判定回路12の判定結果に従って入力レジス
タ7からレジスタ13に設定され、レジスタ13から読
出し又は書込みの命令信号FNCTI〜3が端末装置3
に送出される。
インタフェース補助装置1はり、C,の高から低への変
化を識別した後排他的OR回路14、遅延回路15を介
してコンピュータ2への読み・書き終了割込み信号り、
F、を高から低にし、これに応じてコンピュータ2は転
送データ数の2の補数を表わす情報を含む制御データを
送出し、インタフエース補助装置1はり、C,の高から
低への変化に応じてこのデータを入力レジスタ7に受け
、判定回路12で転送データ数情報であることを識別し
てワードカウンタ16に設定する。これでデータ転送準
備が完了する。
端末装置3はFNCT1〜3により読出し又は書込み命
令を受けると、端末装置3が読出し又は書込みが可能を
示すATTNをデータ転送方向を示すCIコントロール
と共にインタフェース補助装置1に送り、インタフェー
ス補助装置1はこれらの情報をレジスタ17、切替回路
18を介して出力レジスタ19に設定する。切替装置1
8はフリップフロップ10からの信号が高の場合は端末
装置3からのATTN等の制御データを出力レジスタ1
9にゲートし、レディが低の場合は端末装置3からの1
6ビツトの転送データを出力レジスタ19にゲートする
。データ転送開始前はレディは高であり、端末装置3か
らの制御データが出力レジスタ19に設定される。出力
レジスタ19の内容は端末装置3からの制御データによ
り常に更新され、コンピュータ2は出力レジスタ1つの
内容を繰返し読出し、ATTNが高から低となりこれに
応じた制御データ中のATTN相当ビットの1からOへ
の変化があったか否かをみる。
ATTNが高から低に変化したことを検出するとコンピ
ュータ2はデータ転送開始の制御データを送出し、イン
タフェース補助装置1はこれをり、C,のレベル変化に
応じて入力レジスタ7に設定し、次いでレジスタ13に
設定し、レジスタ13からモノマルチ回路20を介して
200 nsのデータ転送開始信号ゴーが端末装置3に
送られる。
又、当初リセットされているレディフリップフロップ8
がゴーによりセットされ、端末装置3へのレディが高か
ら低となり端末装置3に読み・書き可能を表示する。又
フリップフロップ10もゴーによりセットされる。
コンピュータ2から端末装置3にデータを転送する場合
には、コンピュータ2はデータ転送開始情報を送った侵
に最初のデータを送出する。インタフェース補助装置1
は端末装置3からサイクルリクエストを受けるとビジー
フリップフロップ21をセットして端末装置3へのごジ
ーを高とし、又サイクルリクエストでワードカウンタ1
6を1つ加算する。フリップフロップ1oがセットされ
て切替回路4に低の信号が与えられ、コンピュータ2か
らのり、C,は反転されてAND回路11に与えられる
。コンピュータ2からはデータ送出と共にり、C,を低
にするので、このり、C,が低でかつビジーが低である
ことでAND回路11は出力を供給し、モノマルチ22
により100nsのパルス信号を発生する。この信号は
排他的OR回路6を介して入力レジスタ7に制御信号と
して送られコンピュータ2からのデータを入力レジスタ
7に設定し、又ビジーフリップ70ツブ21をリセット
すると共に端末装置3にエンドサイクルを送出する。端
末装置3はエンドサイクルを受け、かつビジーが高から
低になったことでデータがインタフェース補助装置1か
ら送られてきていることを識別してデータを読み込む。
インタフェース補助装置1はエンドサイクルを端末装置
3に送ると共にAND回路11の出力により排他的OR
回路14、遅延回路15を介してコンピュータ2へのり
、F、を高から低にする。これに応じてコンピュータ2
は次のデータを送出しり、C,を高から低にする。
コンピュータ2からの2番目以降のデータは同様にして
インタフェース補助装置1を介して端末装M3に送られ
る。最少のデータを転送するときに、端末装置3からの
サイクルリクエストによりワードカウンタ16が加算さ
れるとワードカウンタ16はその内容は0となって出力
を発生し、これによりAND回路23はリセット信号を
排他的OR回路24を介してレディフリップフロップ8
に送ってこれをリセットザる。レディフリップフロップ
8のリセットにより端末装置3へのレディは低から高と
なる。端末装M3はインタフェース補助装置1からデー
タを読込んだ後、レディが高であることからデータ転送
は終了したものと識別しサイクルリクエスト送出は行わ
ない。コンピュータ2はデータ転送が終ると終了表示を
制御デー夕として送出し、インタフェース補助装置1は
この制御情報を入力レジスタ7で受はレジスタ13に設
定してFNCTl−3で端末装置3に終了表示を送る。
端末装置3は終了表示に応じて状態表示をDSTAT 
 A−Cでインタフェース補助袋@1に送り、インタフ
ェース補助装置1はこれをレジスタ17、切替装置18
を介して出力レジスタ19に設定してコンピュータ2に
送る。コンピュータ2は端末装置3の状態表示により端
末装置3がデータを正常に受取ったことを確認するとデ
ータ転送処理を終了する。
端末装置3からのデータをコンピュータ2に読込む場合
には、データ転送準備段階では、コンピュータ2から制
御データで読出し命令及び読出しワード数をインタフェ
ース補助装置1に送り、インタフェース補助装置1では
データ書込み準備の場合と同様の動作により、読出し命
令をFNCTl−3で端末装置3に送り、読出しワード
数をワードカウンタ16に設定する。次いでコンピュー
タ2からの転送開始の制御データに応じて端末装置3に
ゴーを送り、レディフリップフロップ8をセットして端
末装置3へのレディを高から低にする。コンピュータ2
はり、C,を高から低にしてインタフェース補助装置1
に読取り要求を行う。
端末装@3はデータを送出すると共にサイクルリクエス
トのパルスをインタフェース補助装置1に与える。イン
タフェース補助装置1ではデータ書込みの場合と同様に
サイクルリクエストでビジーフリップフロップ21をセ
ットして端末装置3へのビジーを高としワードカウンタ
16を1つ加算する。インタフェース補助装置1はビジ
ーが高でかつコンピュータ2からのり、C,が低である
ことでAND回路11の出力によりモノマルチ22)排
他的OR回路25を介して出力レジスタ19に制御信号
を送り、端末装@3からのデータを出力レジスタ19に
設定し、コンピュータ2へのり、F、を高から低にして
読取り要求を送る。又、端末装置3にエンドサイクルパ
ルスを送り、ごジ−フリップフロップ21をリセットし
て端末装置3へのビジーを高から低にする。端末装置3
はエンドサイクルを受はビジーが低であることで次のデ
ータを送出する。以降同様にして端末装置3からコンピ
ュータ2へのデータ転送が順次行われる。
端末装置3からインタフェース補助装置1に最後のデー
タを送るときのサイクルリクエストによりワードカウン
タ16が加算されることでワードカウンタ16の内容が
Oとなり、レディフリップフロップ8がリセットされて
端末装置3へのレディが低から高となる。これにより端
末装置3はデータ転送の終りを識別し、サイクルリクエ
ストを以降インタフェース補助装置1に送ることを止め
る。
コンピュータ2からの終了表示制御データの送出及び端
末装@3からの状態表示送出がデータ書込みの場合と同
様に行われ、データ読出し処理が終了する。
データ転送実行中の転送エラー発生等でデータ転送が停
止した場合は端末装置1からサイクルリクエスト信号が
出力されなくなりワードカウンタ16が動作しなくなる
。従ってワードカウンタ16はりけットされず端末装置
3へのレディは低に固定され、データ転送は終了せず以
降のデータ授受が不能となる。これを防ぐためにインタ
フェース補助装置1では、かかる場合に端末装置3から
DSTAT  A−Cに出力されるキャンセル情報をレ
ジスタ17内のデコーダ回路で識別してレディフリップ
フロップ8をリセットしレディを高にしている。
DMA機能を持つ端末装置にはデータ転送中は読み書き
可能表示であるレディを送り続け、データ転送終了でレ
ディを止める必要がある。データ転送が終了してもレデ
ィが送り続けられると端末装置はデータ転送が継続され
るものと判断してデータ転送要求のサイクルリクエスト
を送出し、データ転送がない場合は障害があったと判断
してしまう。この問題を解決するために、本実施例では
、データ転送開始時にコンピュータから転送ワード数を
示す情報をインタフェース補助装置に送って同装置内の
ワードカウンタに設定し、コンピュータから転送開始情
報をインタフェース補助装置に送って端末装置へのレデ
ィ送出を開始し、単位デ−タの転送毎にワードカウンタ
をカウントして当初ワードカウンタに設定された転送ワ
ード数に等しい数がカウントされるとレディ送出を止め
ている。障害等により当初設定した数のデータが転送さ
れない場合があるが、かかる場合は端末装置からのキャ
ンセル情報でレディ送出を止めている。
データ転送の際に端末装置は各データ毎に、データ転送
要求であるサイクルリクエストを送出し、転送終了表示
であるエンドサイクルを受けて次のデータ転送処理を始
める。インタフェース補助装置では端末装置からデータ
転送要求を受けた場合にコンピュータのデータ転送準備
がされていることを確認して転送処理を行う必要がある
ので、本実施例では端末装置からサイクルリクエストを
受けると直ちに端末装置にインタフェース補助装置の入
出力レジスタが操作中であることを示すビジーを送り、
コンピュータとの間の転送処理を行ってから端末装置に
エンドサイクルを送っている。
〔発明の効果〕
本発明によれば極めて簡易な構成によりDMA機能をイ
ンタフェース上に持たないコンピュータとり、M A 
II能を持つ端末装置とを接続することができ特にコン
ピュータのインタフェース上になく端末装置との接続に
必要な制御信号を適切に作り、コンピュータと端末装置
との間のデータ転送を円滑に行うことができる。
【図面の簡単な説明】
第1図は本発明に係るインタフェース補助装置の一実施
例の構成を示すブロック図である。 1・・・インタフェース補助装置、2・・・コンピュー
タ、3・・・端末装置、5.9,20.22・・・モノ
マルチ、8.10.21・・・フリップフロップ、7・
・・入力レジスタ、15・・・遅延回路、16・・・ワ
ードカウンタ、19・・・出力レジスタ。

Claims (3)

    【特許請求の範囲】
  1. (1)ダイレクトメモリアクセス機能をインタフェース
    上に持たないコンピュータとダイレクトメモリアクセス
    機能を持つ端末装置とを接続し、コンピュータからのデ
    ータを端末装置に書込み、端末装置からのデータをコン
    ピュータに読出すインタフェース補助装置であつて、 コンピュータ出力データを入力として受け、その出力が
    端末装置入力データ端に接続される入力レジスタと、 端末装置からの状態情報及び転送データを入力として受
    け、その出力がコンピュータデータ入力端に接続される
    出力レジスタと、 前記入力レジスタの出力に接続されてコンピュータから
    の制御データを蓄積し、かつコンピュータ及び端末装置
    の夫々からのデータ読み書き制御入力信号を受け、コン
    ピュータ及び端末装置の夫夫に送るデータ読み書き制御
    出力信号を発生する制御信号発生回路と、 を有するインタフェース補助装置。
  2. (2)特許請求の範囲第1項記載のインタフェース補助
    装置であつて、前記制御信号発生回路が、コンピュータ
    から制御データとして与えられる、転送データ数の補数
    を表わす情報が設定されるカウンタと、端末装置から単
    位データ転送毎に与えられる読み書き要求信号に応答し
    て前記カウンタを加算させる回路と、コンピュータから
    のデータ開始制御データに応じて端末装置に読み書き可
    能表示信号を送り、前記カウンタがリセットされたとき
    に読み書き可能表示信号の送出を止める回路とを含む、
    インタフェース補助装置。
  3. (3)特許請求の範囲第1項記載のインタフェース補助
    装置であつて、前記制御信号発生回路が、端末装置から
    単位データ転送毎に与えられる読み書き要求信号に応答
    して端末装置に話中表示信号を送出する回路と、コンピ
    ュータからのデータ転送要求信号に応答して話中表示信
    号送出を止め端末装置に読み書き要求信号を送出する回
    路とを含む、インタフェース補助装置。
JP11445985A 1985-05-28 1985-05-28 インタフエ−ス補助装置 Granted JPS61271557A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11445985A JPS61271557A (ja) 1985-05-28 1985-05-28 インタフエ−ス補助装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11445985A JPS61271557A (ja) 1985-05-28 1985-05-28 インタフエ−ス補助装置

Publications (2)

Publication Number Publication Date
JPS61271557A true JPS61271557A (ja) 1986-12-01
JPH0574865B2 JPH0574865B2 (ja) 1993-10-19

Family

ID=14638262

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11445985A Granted JPS61271557A (ja) 1985-05-28 1985-05-28 インタフエ−ス補助装置

Country Status (1)

Country Link
JP (1) JPS61271557A (ja)

Also Published As

Publication number Publication date
JPH0574865B2 (ja) 1993-10-19

Similar Documents

Publication Publication Date Title
JP2573566B2 (ja) バスコンバータ
US4860244A (en) Buffer system for input/output portion of digital data processing system
EP0009678B1 (en) Computer input/output apparatus
US4271466A (en) Direct memory access control system with byte/word control of data bus
US5890012A (en) System for programming peripheral with address and direction information and sending the information through data bus or control line when DMA controller asserts data knowledge line
US4729090A (en) DMA system employing plural bus request and grant signals for improving bus data transfer speed
JPS6054063A (ja) デ−タ転送システム
JPH0429102B2 (ja)
US4365296A (en) System for controlling the duration of the time interval between blocks of data in a computer-to-computer communication system
US6014717A (en) PCMCIA host adapter and method for variable data transfers
JPS6111873A (ja) 16ビツトマイクロプロセツサによる8ビツトおよび16ビツトの各周辺装置へのアクセス方法
JP2019185544A (ja) 半導体装置およびufsシステム
JPS61271557A (ja) インタフエ−ス補助装置
US5931932A (en) Dynamic retry mechanism to prevent corrupted data based on posted transactions on the PCI bus
KR950009576B1 (ko) 버스 인터페이스 장치
JP2574821B2 (ja) ダイレクトメモリアクセス・コントローラ
JPS61123244A (ja) デ−タ通信処理装置
JP2588514Y2 (ja) 通信制御装置
JP2803270B2 (ja) Scsiホストアダプタ回路
JPS6049465A (ja) マイクロコンピユ−タ間のデ−タ転送方法
JPH02144653A (ja) データ処理装置
JPH0395652A (ja) 二重化システム用記憶装置
JPH0330899B2 (ja)
JPH05298239A (ja) ダイレクト・メモリー・アクセス制御回路
JPH01177651A (ja) マイクロプログラム制御回路

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term