JPS62109296A - トランジスタ回路 - Google Patents
トランジスタ回路Info
- Publication number
- JPS62109296A JPS62109296A JP60249184A JP24918485A JPS62109296A JP S62109296 A JPS62109296 A JP S62109296A JP 60249184 A JP60249184 A JP 60249184A JP 24918485 A JP24918485 A JP 24918485A JP S62109296 A JPS62109296 A JP S62109296A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- output terminal
- differential amplifier
- voltage
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
不発明はトランジスタ回路に係り、特に半導体集積回路
などにおけるピーク電圧保持機能を備え次トランジスタ
回路に関するものである。
などにおけるピーク電圧保持機能を備え次トランジスタ
回路に関するものである。
従来のピーク電圧保持機能を備えたトランジスタ回路の
一例を第３図に示し説明すると、この第３図にトランジ
スタ検波回路の一例を示すものである。
一例を第３図に示し説明すると、この第３図にトランジ
スタ検波回路の一例を示すものである。
図において、１１は入力信号が印加される入力端子、１
２はＰＮＰトランジスタで、このＰＮＰトランジスタ１
２のエミッタに出力端子１３に接続でれると共（（抵抗
１４を介して”＊、源供給端子１５に接続され、コレク
タは辺地され、ベースは上記入力端子１１に接続されて
いる。１６に出力端子１３と接地との間の容量Ｔめる。
２はＰＮＰトランジスタで、このＰＮＰトランジスタ１
２のエミッタに出力端子１３に接続でれると共（（抵抗
１４を介して”＊、源供給端子１５に接続され、コレク
タは辺地され、ベースは上記入力端子１１に接続されて
いる。１６に出力端子１３と接地との間の容量Ｔめる。
この工うに構成された回路の動作全第４図を用いて説明
する。この第４図は入出力信号の波形を示す波形図で、
（ａ）は入力信号を示し之ものでろ９、（ｂ）は出力信
号を示したものでるる。
する。この第４図は入出力信号の波形を示す波形図で、
（ａ）は入力信号を示し之ものでろ９、（ｂ）は出力信
号を示したものでるる。
入力端子１１Ｖｃ印加された第４図（ａ）に示すような
波形の入力信号はＰＮＰ トランジスタ１２で検波され
、出力端子１３に出力信号として得られる。
波形の入力信号はＰＮＰ トランジスタ１２で検波され
、出力端子１３に出力信号として得られる。
そして、この出力端子１３には第４図（ｂ）に示す工う
に、入力信号の下のピーク電圧が保持される。
に、入力信号の下のピーク電圧が保持される。
なお、この第４図（ｂ）において、破線にて示す波形は
容量１６がないときの波形を示し、ま几、２点鎖線およ
び矢印の破線は第４図（ａ）に示す入力信号との電圧差
が生ずることを示す。
容量１６がないときの波形を示し、ま几、２点鎖線およ
び矢印の破線は第４図（ａ）に示す入力信号との電圧差
が生ずることを示す。
上記の１うな従来のピーク電圧保持機能を備えたトラン
ジスタ回路では、入力端子１１に印加される第４図（ａ
）に示す入力信号と出力端子１３に得られる第４図（ｂ
）に示す出力信号を比較すると、直流的にＰＮＰ ）
ランジスタ１２のペース・エミッタ電圧分だけ電圧差が
生ずるという問題点がめった。
ジスタ回路では、入力端子１１に印加される第４図（ａ
）に示す入力信号と出力端子１３に得られる第４図（ｂ
）に示す出力信号を比較すると、直流的にＰＮＰ ）
ランジスタ１２のペース・エミッタ電圧分だけ電圧差が
生ずるという問題点がめった。
本発明は以上の点に鑑み、このような問題を解決すると
共にかかる欠点を除去すべくなされ友もので、その目的
は簡単な構成に工って、入力電圧のピーク電圧を得るこ
とができ、ま友、入力信号の下のピーク電圧と等しい直
流電圧を保持するこトカできるトランジスタ回路を提供
することにるる。
共にかかる欠点を除去すべくなされ友もので、その目的
は簡単な構成に工って、入力電圧のピーク電圧を得るこ
とができ、ま友、入力信号の下のピーク電圧と等しい直
流電圧を保持するこトカできるトランジスタ回路を提供
することにるる。
本発明によるトランジスタ回路は、一対の同一導電形の
トランジスタによる差動増幅器と、この差動増幅器の出
力に負荷として接続されρ・つ上記トランジスタと導電
形を異にするトランジスタエフなる電流ミラー回路と、
この電流ミラー回路の出力がペースに供給され力１つ上
記電流ミラー回路のトランジスタと同一導電形のトラン
ジスタと、このトランジスタに接続された出力端子と接
地との間に接続された容量と、上記出力端子と電源との
間に接続され上記出力端子に電圧を供給する手段とを備
えてなるようにしｆｃものでるる。
トランジスタによる差動増幅器と、この差動増幅器の出
力に負荷として接続されρ・つ上記トランジスタと導電
形を異にするトランジスタエフなる電流ミラー回路と、
この電流ミラー回路の出力がペースに供給され力１つ上
記電流ミラー回路のトランジスタと同一導電形のトラン
ジスタと、このトランジスタに接続された出力端子と接
地との間に接続された容量と、上記出力端子と電源との
間に接続され上記出力端子に電圧を供給する手段とを備
えてなるようにしｆｃものでるる。
し作 用〕
差動増幅器を用いて、入力信号の下のピーク電圧と等し
い直流電圧全保持する。
い直流電圧全保持する。
第１図は本発明によるトランジスタ回路の一笑施例を示
す回路図でるる。
す回路図でるる。
この第１図において、１は入力信号が印加される入力端
子、２は出力信号が得られる出力端子、３は電源が供給
される電源供給端子である。
子、２は出力信号が得られる出力端子、３は電源が供給
される電源供給端子である。
そして、４は一対の同一導電形のＰＮＰ ）ランジスタ
のエミッタを共通接続してなる差動増幅器、５はこの差
動増幅器４の出力に負荷として嬢続されかつ上記ＰＮＰ
トランジスタと導電形を異にするＮＰＮ トランジス
タによる電流ミラー回路、６はペースが上記差動増幅器
４と電流ミラー回路５の接続点に接続され、エミッタが
グランド（接地）に接続され、コレクタが抵抗７を介し
て上記出力端子２に役紐されたＮＰＮ トランジスタ、
８は上記出力端子２と接地との間に接続された容量（コ
ンデンサ）、９は上記出力端子２と電源供給端子３との
間に接続された抵抗で、この抵抗９は出力端子２に電圧
を供給する手段を構成している。
のエミッタを共通接続してなる差動増幅器、５はこの差
動増幅器４の出力に負荷として嬢続されかつ上記ＰＮＰ
トランジスタと導電形を異にするＮＰＮ トランジス
タによる電流ミラー回路、６はペースが上記差動増幅器
４と電流ミラー回路５の接続点に接続され、エミッタが
グランド（接地）に接続され、コレクタが抵抗７を介し
て上記出力端子２に役紐されたＮＰＮ トランジスタ、
８は上記出力端子２と接地との間に接続された容量（コ
ンデンサ）、９は上記出力端子２と電源供給端子３との
間に接続された抵抗で、この抵抗９は出力端子２に電圧
を供給する手段を構成している。
つぎにこの第１図に示す実施例の動作を第２図全参照し
て説明する。この第２図は第１図の動作説明に供する波
形図で、（ａ）は入力信号を示したものでろ９、（ｂ）
は出力信−号を示したものでるる。
て説明する。この第２図は第１図の動作説明に供する波
形図で、（ａ）は入力信号を示したものでろ９、（ｂ）
は出力信−号を示したものでるる。
まず、容量８のない場合を考えると、回路の動作に通常
の電圧バッファであり、入力端子１に印加される電圧と
等しい電圧が出力端子２に出力される。この状態を第２
図（ｂ）の破線波形にて示す。
の電圧バッファであり、入力端子１に印加される電圧と
等しい電圧が出力端子２に出力される。この状態を第２
図（ｂ）の破線波形にて示す。
つぎに、容量８を接続し、かつ抵抗９の抵抗値Ｒ＾と抵
抗７の抵抗値Ｒａ金、ＲＡ ＞＞ Ｒｍ となる工う
に設定する。
抗７の抵抗値Ｒａ金、ＲＡ ＞＞ Ｒｍ となる工う
に設定する。
この工うにすると、出力端子２において電圧が上昇する
ときの時足数は２πＸ Ｒａ Ｘ容量値になり、電圧が
降下するときの時足数は２πＸＲ１ＩＸ答ｔｈｔ値にな
る。そこで、ＲＡ＞、＞ＲＢ に設定してるるために出
力端子２に得られる電圧は、降下する際に比べて上昇す
る際は非常にゆっくりしか上昇できないことになる。
ときの時足数は２πＸ Ｒａ Ｘ容量値になり、電圧が
降下するときの時足数は２πＸＲ１ＩＸ答ｔｈｔ値にな
る。そこで、ＲＡ＞、＞ＲＢ に設定してるるために出
力端子２に得られる電圧は、降下する際に比べて上昇す
る際は非常にゆっくりしか上昇できないことになる。
したがって、出力端子２に得られる出力信号としては第
２図（ｂ）の実線にて示す工うに、入力端子１に印加さ
れる入力信号の下のピーク電圧が得られることになる。
２図（ｂ）の実線にて示す工うに、入力端子１に印加さ
れる入力信号の下のピーク電圧が得られることになる。
そして、シカも得られる電圧は２点鎖線にて示すように
、入力信号の下のピーク電圧そのものであることは明ら
かである。
、入力信号の下のピーク電圧そのものであることは明ら
かである。
ところで、上記実施例においては、ＲＡ＞＞Ｒａとなる
ように設定するため、抵抗７（Ｒａ）ｔ！なくてもよく
、また、抵抗９（ＲＡ）の代わりに定電流回路を用いて
も同様の利点がろる。なお、上記笑施例においては、差
動増幅器４全ＰＮＰ トランジスタ、ｔｆＲミラー回路
５お裏びトランジスタ６をそれぞれＮＰＮトランジスタ
で構成する場合を例にとって説明したが、本発明はこれ
に駆足されるものではないことはいう壕でもない。
ように設定するため、抵抗７（Ｒａ）ｔ！なくてもよく
、また、抵抗９（ＲＡ）の代わりに定電流回路を用いて
も同様の利点がろる。なお、上記笑施例においては、差
動増幅器４全ＰＮＰ トランジスタ、ｔｆＲミラー回路
５お裏びトランジスタ６をそれぞれＮＰＮトランジスタ
で構成する場合を例にとって説明したが、本発明はこれ
に駆足されるものではないことはいう壕でもない。
し発明の効果〕
以上説明し友ように、不発明は被雑な手段を用いること
なく、差動増幅器を用いて入力信号の下のピーク電圧と
等しい厘流鵞圧ケ保持する工うにし几簡単な構成に工っ
て、入力電圧のピーク電圧を得ることができ、特に半導
体集積回路には最適であるので、実用上の効果に極めて
大である。
なく、差動増幅器を用いて入力信号の下のピーク電圧と
等しい厘流鵞圧ケ保持する工うにし几簡単な構成に工っ
て、入力電圧のピーク電圧を得ることができ、特に半導
体集積回路には最適であるので、実用上の効果に極めて
大である。
第１図は本発明によるトランジスタ回路の一実施例を示
す回路図、第２図は第１図の動作説明に供する入出力信
号の波形を示す波形図、第３図に従来のトランジスタ回
路の一例を示ア回路図、第４図は第３図の動作説明に供
する入出力信号の波形を示す波形図でるる。 ２・・・・出力端子、４・・・・差動増幅器、５・・・
・電流ミラー回路、６・・・・トランジスタ、Ｔ・・・
・抵抗、８・・・・容量、９・・・・抵抗。
す回路図、第２図は第１図の動作説明に供する入出力信
号の波形を示す波形図、第３図に従来のトランジスタ回
路の一例を示ア回路図、第４図は第３図の動作説明に供
する入出力信号の波形を示す波形図でるる。 ２・・・・出力端子、４・・・・差動増幅器、５・・・
・電流ミラー回路、６・・・・トランジスタ、Ｔ・・・
・抵抗、８・・・・容量、９・・・・抵抗。
Claims (1)
- 一対の同一導電形の第１トランジスタによる差動増幅器
と、この差動増幅器の出力に負荷として接続されかつ前
記第１トランジスタと導電形を異にする第２トランジス
タよりなる電流ミラー回路と、この電流ミラー回路の出
力がベースに供給されかつ前記第２トランジスタと同一
導電形の第３トランジスタと、この第３トランジスタに
接続された出力端子と接地との間に接続された容量と、
前記出力端子と電源との間に接続され前記出力端子に電
圧を供給する手段とを備えてなることを特徴とするトラ
ンジスタ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60249184A JPS62109296A (ja) | 1985-11-07 | 1985-11-07 | トランジスタ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60249184A JPS62109296A (ja) | 1985-11-07 | 1985-11-07 | トランジスタ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62109296A true JPS62109296A (ja) | 1987-05-20 |
Family
ID=17189149
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60249184A Pending JPS62109296A (ja) | 1985-11-07 | 1985-11-07 | トランジスタ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62109296A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100298548B1 (ko) * | 1987-05-22 | 2001-09-22 | 가나이 쓰도무 | 내부전압 발생회로를 구비하는 반도체장치 |
| US6363029B1 (en) | 1985-07-22 | 2002-03-26 | Hitachi, Ltd. | Semiconductor device incorporating internal power supply for compensating for deviation in operating condition and fabrication process conditions |
| JP2006042423A (ja) * | 2004-07-23 | 2006-02-09 | Rohm Co Ltd | ピークホールド回路、それを備えるモータ駆動制御回路、及びそれを備えるモータ装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60209998A (ja) * | 1984-04-03 | 1985-10-22 | Omron Tateisi Electronics Co | ピ−クホ−ルド回路 |
-
1985
- 1985-11-07 JP JP60249184A patent/JPS62109296A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60209998A (ja) * | 1984-04-03 | 1985-10-22 | Omron Tateisi Electronics Co | ピ−クホ−ルド回路 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6363029B1 (en) | 1985-07-22 | 2002-03-26 | Hitachi, Ltd. | Semiconductor device incorporating internal power supply for compensating for deviation in operating condition and fabrication process conditions |
| US6970391B2 (en) | 1985-07-22 | 2005-11-29 | Renesas Technology Corporation | Semiconductor device incorporating internal power supply for compensating for deviation in operating condition and fabrication process conditions |
| US7002856B2 (en) | 1986-07-18 | 2006-02-21 | Renesas Technology Corporation | Semiconductor device incorporating internal power supply for compensating for deviation in operating condition and fabrication process conditions |
| KR100298548B1 (ko) * | 1987-05-22 | 2001-09-22 | 가나이 쓰도무 | 내부전압 발생회로를 구비하는 반도체장치 |
| JP2006042423A (ja) * | 2004-07-23 | 2006-02-09 | Rohm Co Ltd | ピークホールド回路、それを備えるモータ駆動制御回路、及びそれを備えるモータ装置 |
| JP4641751B2 (ja) * | 2004-07-23 | 2011-03-02 | ローム株式会社 | ピークホールド回路、それを備えるモータ駆動制御回路、及びそれを備えるモータ装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2682270B2 (ja) | 磁気抵抗効果素子回路 | |
| JPH03119812A (ja) | 電流検出回路 | |
| JPS62109296A (ja) | トランジスタ回路 | |
| JP2591301B2 (ja) | 折れ線特性回路 | |
| EP0210376A1 (en) | Low Voltage clamp | |
| JPS5951178B2 (ja) | パルス信号制御回路 | |
| JPS6348469A (ja) | 検波回路 | |
| SU748505A1 (ru) | Усилитель считывани | |
| JP3675130B2 (ja) | 増幅回路 | |
| JPS5816366B2 (ja) | レベルシフトカイロ | |
| JPH0720967Y2 (ja) | グランドアイソレーション回路 | |
| JPS6118457Y2 (ja) | ||
| JPS6336747Y2 (ja) | ||
| JPS6034284B2 (ja) | 増幅回路 | |
| JPS6242605A (ja) | 振幅制限回路 | |
| KR940002235Y1 (ko) | 고주파용 차동 증폭기 | |
| JP3165173B2 (ja) | 静電容量センサ回路 | |
| SU1702518A1 (ru) | Двухтактный усилитель мощности | |
| JP2914011B2 (ja) | 電流スイッチ回路 | |
| JP3423150B2 (ja) | レベル検出回路 | |
| JPS59207715A (ja) | 増幅器 | |
| JPH03746Y2 (ja) | ||
| JPS6119135B2 (ja) | ||
| JPS638673B2 (ja) | ||
| JPH0428168B2 (ja) |