JPS6174371A

JPS6174371A - 半導体装置

Info

Publication number: JPS6174371A
Application number: JP19603584A
Authority: JP
Inventors: Hiroshi Yamazoe; 山添　博司; Atsushi Nakagawa; 敦中川; Takashi Hirose; 広瀬　貴司; Ichiro Yamashita; 一郎山下
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1984-09-19
Filing date: 1984-09-19
Publication date: 1986-04-16

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】産業上の利用分野本発明は改良されたゲート電極構造を有する電界効果型
の半導体装置に関するものである。

従来例の構成とその問題点近年、硅素（Ｓｔ）を半導体基板とした電界効果型の半
導体装置、すなわちＭＯＳ−ＦＥＴないしＭＯＳ−ＩＣ
の市場規模は拡大の一途であり、それに支えられて研究
開発も盛んである。

とくに、その装置の使用可能上限周波数を決める遮断周
波数や、スイッチングのスピードは、装置の小型化、高
密度化とともに、ゲート電極のシート抵抗で支配される
ようになる。ちなみに現在の主流の装置のゲート電極は
多結晶硅素であり、比抵抗にして約５００μΩ・αはあ
る。しかし、前述の理由から、タングステン（Ｗ）、モ
リプデン（Ｍｏ）、タンタル（Ｔａ　）やそのシリサイ
ドをゲート電極として、あるいはゲート電極の一部に使
用した装置の研究開発が盛んである。

以下第１図を参照しながら、従来の半導体装置、すなわ
ちＭＯＳ−ＦＥＴについて説明する。

第１図（、）においては、１は第１導電型の硅素（Ｓｉ
）半導体基板、２，３は第２導電型の半導体領域、４は
ゲート絶縁膜で二酸化硅素（Ｓ　１０２　）からなシ、
５は多結晶硅素、あるいはモリブデン（Ｍｏ）、あるい
は硅化モリブデン、あるいはタングステン（Ｗ）、ある
いは硅化タングステンなどで形成されたゲート電極、６
はフィールド酸に膜であって二酸化硅素（Ｓ　ｉＯ２）
膜からなシ、７は二酸化硅素（Ｓ　ｚ　０２　）膜、８
，９はアルミニウム（Ａｌ）−硅素（ＳＬ）合金からな
るソースまたはドレイン電極である。また、このＭＯＳ
−ＦＥＴの閾値制御等のため、ゲート酸化膜４が接する
半導体基板１の表面には、予め、イオン注入されるのが
通例であシ、結果として、所定の導電領域がこの表面に
形成される。

第１図（ｂｌにおいては、１１は第１導電型の硅素（Ｓ
ｉ）半導体基板、１２．１３は第２導電型の半導体領域
、１４はゲート絶縁膜で二酸化硅素（ＳｉＯ２）からな
り、１５は多結晶硅素膜、１６はモリブデン（Ｍｏ）、
あるいは硅化モリブデン、あるいはタングステン（Ｗ）
、あるいは硅化タングステンなどで形成された被膜であ
って、１５，１６複合被膜でゲート電極を形成する。１
了はフィールド酸化膜であって二酸化硅素（Ｓ　ｉ　Ｏ
２）膜からなり、１８は二酸化硅素（Ｓ　ｉＯ２）膜、
１９　、２０はアルミニウムＣＡｌ）−硅素（Ｓｉ　）
合金からなるソースまたはドレイン電極である。また、
このＭＯＳ−ＦＫＴの閾値制御等のため、ゲート酸化膜
４が接する半導体基板１の表面には、予め、イオン注入
されるのが通例であり、結果として、所定の導電領域が
この表面に形成される。

従来、第１図（ａｌの６、第２図（ｂ）の１５には、二
酸化硅素（ＳｉＯ２）膜や多結晶硅素膜との反応性が少
ないことや、これらへの密着性の点で、モリブデン（Ｍ
ｏ）や硅化モリブデンより、タングステン（Ｗ）や硅化
タングステンから形成するのがより望ま、しいことが判
明してきた。

しかしながら、タングステン（Ｗ）や硅化タングステン
をゲート膜、あるいはゲート膜の一部に使用した場合、
以下の問題点を有する。

１）高温で酸化されやすい。

２）比較的膜厚を大きくすると、まだ剥離しやすい。

３）フレオン・プラズマによる、エツチング速度かや＼
遅い。

発明の目的本発明の目的は、１）高温での耐酸化性の向上、２）比
較的膜厚が大なる場合でも、剥離がより起きにくい、３
）フレオン・プラズマによるエツチング速度がより向上
した。以上３点を可能としたゲート膜を有する半導体装
置を提供するものである。

発明の構成本発明の半導体装置は、第１導電型の半導体基板に隔離
して埋設された複数個の第２導電型の半導体領域と、こ
の複数個の領域のあいだに形成された導電領域と、この
導電領域の表面に絶縁被膜を介して配設された導電被膜
を具備し、この導電被膜は、レニウム（Ｒｅ　）単独、
レニウム（Ｒｅ　）ノ硅化物、レニウム（Ｒｅ　）とタ
ングステン（Ｗ）の合金、前記合金の硅化物からなる群
のうちの１つからなるように構成したものであり、これ
によりゲート膜たる前記導電被膜は、向上した耐酸化性
を有し、従来より剥離しにくく、またフレオン・プラズ
マで容易に加工し得るものである。

さらに、本発明の半導体装置は、第１導電型の半導体基
板に隔離して埋設された複数個の第２導電型の半導体領
域と、この複数個の領域のあいだに形成された導電領域
と、この導電領域の表面に絶縁被膜を介して配設された
導電被膜を具備し、この導電被膜は、レニウム（Ｒｅ）
単独、レニウム（Ｒｅ）の硅化物、レニウム（Ｒｅ　）
とタングステン（Ｗ）の合金、前記合金の硅化物からな
る群のうちの１つからなるように構成したものであり、
これによりゲート膜たる前記導電被膜は、向上した耐酸
化性を有し、従来よυ剥離しにくぐ、またフレオン・プ
ラズマで容易に加工し得るものである。

本発明に係る半導体装置の構造の例を第２図に示す。第
２図は構成断面図である。

第２図（、）において、３１は第１導電型の硅素（Ｓｉ
）半導体基板、３２．３３は第２導電型の半導体領域、
３４はゲート絶縁膜、３５はレニウム（Ｒｅ　）ないし
、レニウム（Ｒｅ　）の硅化物、ないしレニウム（Ｒｅ
）とタングステン（Ｗ）の合金、ないし前記合金の硅化
物から形成されたゲート電極、３６はフィールド酸化膜
であって二酸化硅素（ＳｉＯ２）膜からなり、３７は二
酸化硅素（ＳｉＯ□）膜、３８．３９はアルミニウムＣ
ＡＢ　）−硅素（Ｓｉ）合金からなるソースまたはドレ
イン電極である。またこのＭＯＳ−ＦＥＴの閾値制御等
のため、ゲート絶縁膜３４が接する半導体基板３１の表
面には、予め、イオン注入されるのが通例であり、結果
として、所定の導電領域がこの表面に形成される。

第２図（ｂ）においては、５１は第１導電型の硅素（Ｓ
ｉ）半導体基板、５２．５３は第２導電型の半導体領域
、６４はゲート絶縁膜、５５は多結晶硅素膜、６６はレ
ニウム（Ｒｅ　）、ないしレニウム（Ｒｅ）の硅化物、
ないしレニウム（Ｒｅ　）とタングステン（Ｗ）の合金
、ないし前記合金の硅化物から形成された被膜であって
、６５と５６は両方でゲート電極を形成する。６７はフ
ィールド酸化膜であって二酸化硅素（Ｓ　ＩＯ２）膜か
らなり、５８は二酸化硅素（ＳｉＯ□）膜、５９，６０
はアルミニウム（ＡＬ）−硅素（Ｓｌ）合金からなるソ
ースまたはドレイン電極である。また、このＭＯＳ−Ｆ
ＥＴの閾値制御等のため、ゲート絶縁膜５４が接する半
導体基板６１の表面には、予め、イオン注入されるのが
通例であり、結果として、所定の導電領域がこの表面に
形成される。

レニウム（Ｒｅ　）単独、あるいはレニウム（Ｒｅ　）
とタングステン（Ｗ）の合金から形成された被膜の形成
は電子ビーム加熱蒸着ないし、スパッター法特にＤＣ・
マグネトロン・スパッター法が望ましい。

レニウム（Ｒｅ　）の硅化物、レニウム（Ｒｅ　）とタ
ングステン（Ｗ）の合金の硅化物は、スパッター法特に
ＤＣ・マグネトロン・スパッター法が望ましい。

前記導電被膜の望ましい膜厚は、シート抵抗や膜中のス
トレス等によって決まるが、約１０００人〜約５０００
人程度である。

７レオン・プラズマの加工の速度は、従来の約１．５倍
以上である。

前記導電被膜として、硅化物を使用する場合、多結晶硅
素との電気的接触が低いことを要求されることから硅素
（Ｓｉ）は約Ｔｏ原子チ以下が望ましかった。

前記導電被膜として、レニウム（Ｒｅ　）とタングステ
ン（Ｗ）の合金を使用する場合、レニウム（Ｒｅ　）単
独の場合に比べて、剥離がより一段と起きにくくなった
。

実施例の説明以下、本発明を実施例を用いて説明する。

〔実施例１〕以下、本発明の一実施例について、第３図を参照しなが
ら説明する。第３図はすべて構成断面図であり、第２図
（ａ）の形状に対応したＭＯＳ−ＦＥＴの本実施例での
製造手順を示している。

第３図において、ア１は第１導電型の硅素（ｓＢ半導体
基板、本実施例ではＰ型基板を使用した。

７２は二酸化硅素（Ｓ　１０２　）膜、７３はスルー・
イオン注入のための二酸化硅素（Ｓ　１０２　）膜、７
４はイオン注入された半導体層であって、本実施例では
砒素（Ａｓ）のイオン注入層である。７５はゲート絶縁
膜たる二酸化硅素（Ｓ　ＩＯ２）膜、７６はレニウム（
Ｒｅ　）ないしレニウム（Ｒｅ　）の硅化物、ないしレ
ニウム（Ｒｅ　）とタングステン（Ｗ）の合金、ないし
前記合金の硅化物からなるゲート電極、７７はイオン注
入された半導体領域であって、結果的には第２導電型の
半導体領域、すなわち２本実施例では燐（Ｐ）を注入す
ることによりｎ型領域となる。７８は二酸化硅素（Ｓ　
ＩＯ２）膜、７９はソースまたはドレイン電極で、本実
施例ではアルミニウムＣＡＩ）−硅素（Ｓｉ　）合金か
ら形成される。

本実施例の実施手順を第３図に従って述べる。

まず、ｐ型硅素（Ｓｉ　）基板表面を熱酸化させて、５
０００Å以上の膜厚の二酸化硅素（Ｓ　ｉＯ２）膜を得
る（ａ）。つぎに写真蝕刻法で、前記二酸化硅素（Ｓ　
ｉＯ２）膜を除去し、更に、露出した硅素基板表面を熱
酸化して約ＳＯＯ入〜１０００人の二酸化硅素（Ｓ　ｉ
Ｏ２）膜を得る。つぎに砒素（Ａｓ）をイオン注入し、
そのあと活性化のための熱処理を施す（ｂｌ。つぎに、
本実施例では、レニウム（Ｒｅ　）、レニウム（Ｒｅ　
）の硅化物、レニウム（Ｒｅ　）とタングステン（Ｗ）
の合金、前記合金の硅化物のおのおのからなる被膜アロ
を得る。

膜厚はすべて約２６００人とした。

前記被膜の形成法はＤＣ・マグネトロン・スパッター法
によった。レニウム（Ｒｅ　）の硅化物は、レニウム（
Ｒｅ　）板と硅素“（Ｓｉ）板の面積比が２：１となる
ようなターゲットを使って、共スパッターした。レニウ
ム（Ｒｅ　）（！−タングステン（Ｗ）（７）合金被膜
は、レニウム（Ｒｅ）板とタングステン（Ｗ）板の面積
比が１：１となるようなターゲットを使った。前記合金
の硅化物からなる被膜は、レニウム（Ｒｅ）板、タング
ステン（Ｗ）板、硅素（Ｓｔ）板の面積比が１　：１　
：２となるようなターゲットを使った。

スパッターの雰囲気には、高純度アルゴン（Ａｒ）を使
用した。

被膜７６を得るための微細加工はフレオン・プラズマに
よった（Ｃ）。

つぎに、燐（Ｐ）をイオン注入し、そのあと、熱処理し
て（ｄ）を得た。更に二酸化硅素（Ｓ　ＩＯ２）膜７８
を減圧ＣＶＤ法で形成し、写真蝕刻法でもって、所定の
部所の前記二酸化硅素（Ｓ　ｉＯ２）膜７８を除去する
（ｅ）。つぎに、ソース電極及びドレイン電極等をアル
ミニウムＣＡｌ）−硅素（Ｓｔ）合金の蒸着及び写真蝕
刻法でもって形成し、そのあと熱処理する。かくて、本
発明のＭＯＳ−ＦＥＴを得る（ｆ）。

本実施例では比較のため、ゲート電極子６をタングステ
ン（Ｗ）、及びタングステン（Ｗ）の硅化物で形成した
ＭＯＳ−ＦＥＴも試作した。

第３図（ｃ）の段階において、ゲート電極になる被膜の
形成の際の剥離の様子は以下の通りである。

レニウム（Ｒｅ）、ないしレニウム（Ｒ＠）とタングス
テン（Ｗ）の合金、レニウム（Ｒｅ　）の硅化物、前記
合金の硅化物、タングステンの硅化物の場合、すべてに
おいて、剥離は全く生起しなかった。しかし、タングス
テン（Ｗ）単独で前記被膜を形成した場合、かなりの頻
度で剥離が起きた。

つぎに、フレオンＣＣＦ４）・　プラズマでの加工の難
易度について述べる。タングステン（Ｗ）のフレオン・
プラズマのエツチング速度を基準とすると、タングステ
ン（Ｗ）の硅化物のそれははソ同等、レニウム（Ｒｅ　
）の硅化物、レニウム（Ｒｅ）とタングステン（Ｗ）の
合金、前゛記合金の硅化物、以上３者のエツチング速度
は約１．５倍、レニウム（Ｒｅ　）単体のそれは約２倍
であった。エツチング速度が大、すなわち、加工がより
容易なことは、その工程の歩留シを上昇させ、品質を均
一化するのに重要なことである。

第３図（ｄ）の段階において、熱処理を行う。従来この
際、イオン注入による二酸化硅素（Ｓ　ｉＯ２）膜７５
の拶傷回復のため、若干雰囲気は水素（へ）に、水分（
Ｈ２Ｏ）を添加したものを用いて来た。

従来では、水素（Ｈ２）に対して水分（Ｈ２Ｏ）の分圧
比は１ｏ　以下であることを要した。本発明による場合
には前記分圧比が１０−１までは、ゲート電極は、すべ
て安定であった。すなわち１本発明によるゲート電極の
方が、タングステン（Ｗ）やタングステンの硅化物をゲ
ート電極とした場合より、酸化に対する耐力が大である
。

また、ゲート電極７６は、イオン注入のマスクとして十
分働き、また熱処理でもゲート電極７６は電気的にも化
学的にも変化なかった。

以上、本発明の場合の方が、従来の場合より特性の均−
性等で優れているのがわかる。

〔実施例２〕以下、本発明の一実施例について、第４図を参照しなが
ら説明する。第４図はすべて構成断面図であり、第２図
（ｂ）に類したＭＯＳ−ＦＥＴの本実施例での製造手順
を示している。

第４図において、９１は第１導電型の硅素（Ｓｉ）半導
体基板、本実施例ではｐ型基板を使用した。

９２は二酸化硅素（Ｓ　１０２　）膜、９３はスルー・
イオン注入のだめの二酸化硅素（ＳｉＯ２）膜、９４は
イオン注入された半導体層であって、本実施例では砒素
（Ａｓ）のイオン注入層である。９５はゲート絶縁膜た
る二酸化硅素（Ｓ　ｉＯ２）膜、９６は多結晶硅素膜、
９７はレニウム（Ｒｅ）、ないしレニウム（Ｒｅ　）の
硅化物、ないしレニウム（Ｒｅ　）とタングステン（Ｗ
）の合金、ないし前記合金の硅化物からなる被膜であり
、９８はイオン注入された半導体領域であって、結果的
には第２導電型の半導体領域、すなわち、本実施例では
燐（Ｐ）を注入することによりｎ型領域となる。９９は
二酸化硅素（Ｓ　ｉＯ２）膜、ｉｏｏはソース、または
ドレイン電極で、本実施例ではアルミニウム（Ａｌ）−
硅素（Ｓｔ）合金から形成される。

本実施例の実施手順は実施例１とはソ同様である。たソ
、付は加わる点は、多結晶硅素膜９６に関してである。

多結晶硅素膜９６の形成は、減圧ＣＶＤでなされる。微
細加工はフレオン・プラズマによった。

膜厚は約７００人であった。

本実施例では比較のため、被膜９７をタングステｙ　（
Ｗ　）　、及びタングステン（Ｗ）の硅化物で形成した
ＭＯＳ−Ｆｌ！：Ｔも試作した。

被膜の剥離、フレオン・プラズマによる加工性、耐酸化
性等、実施例１と同様に、比較のものより優れているこ
とがわかった。最終的には、特性の歩留りや均一性の点
で従来より向上した。

発明の効果以上の説明から明らかなように、本発明に係る半導体装
置は、第１導電型の半導体基板に隔離して埋設された複
数個の第２導電型の半導体領域と、この複数個の領域の
あいだに形成された導電領域と、この導電領域の表面に
絶縁被膜を介して配設された４電被膜を具備し、この導
電被膜は、レニウム（Ｒｅ　）単独、レニウム（Ｒｅ　
）の硅化物、レニウム（Ｒｅ）とタングステン（Ｗ）の
合金、前記合金の硅化物からなる群のうちの１つからな
るように構成するか、あるいは、第１導電型の半導体基
板に隔離して埋設された複数個の第２導電型の半導体領
域と、この複数個の領域のあいだに形成された導電領域
と、この導電領域の表面に絶縁被膜を介して配設された
導電被膜を具備し、この導電被膜は、順次多結晶硅素（
Ｓｉ）被膜と耐熱性導電被膜とが積層されてなり、しか
もこの耐熱性導電被膜は、レニウム（Ｒｅ　）単独、レ
ニウム（Ｒｅ）の硅化物、レニウム（Ｒｅ　）とタング
ステン（Ｗ）の合金、前記合金の硅化物からなる群のう
ちの１つからなるように構成したものであり、従って、
前記導電被膜において、膜の剥離が著るしく生起し難く
なったこと、膜のフレオン・プラズマでの加工がより容
易となったこと、耐酸化性が従来より向上したこと等の
優れた効果が得られる。その効果により歩留り向上や、
特性の均一性の向上等の効果が得られた。

【図面の簡単な説明】

第１図は従来の半導体装置の構成断面図、第２図は本発
明に係る半導体装置の構成断面図、第３図、第４図は実
施例を説明するための構成断面図である。１・・・・・・第１導電型の硅素（Ｓｉ）半導体基板、
２゜３・・・・・・第２導電型の半導体領域、４・・・
・・・ゲート絶縁膜、５・・・・・・ゲート電極、６・
・−・・二酸化硅素（ＳｉＯ２）膜、７−＝・二酸化硅
素（Ｓ　ｔ　０２　）膜、８，９・・・・・・ソースま
たはドレイン電極、１１・・・・・・第１導電型の硅素
（Ｓｉ）半導体基板、１２．１３・・・・・・第２導電
型の半導体領域、１４・・・・・・ゲート絶縁膜、１５
・・・・・・多結晶硅素膜、１６・・・・・・モリブデ
ン（Ｍｏ　）、あるいは硅化モリブデン、あるいはタン
グステン（Ｗ）、あるいは硅化タングステンなどで形成
された被膜、１７・・・・・二酸化硅素（ＳｉＯ２）膜
、１８・・・・・・二酸化硅素（Ｓｉ２０）膜、１９，
２０・・・・・・ソースまたはドレイン電極、３１・・
・・・・第１導電型の硅素（Ｓｉ）半導体基板、３２．
３３・・・・・・第２４電型の半導体領域、３４・・・
・・・ゲート絶縁膜、３５・・・・・・レニウム（Ｒｅ
　）ないしレニウム（Ｒｅ　）の硅化物、ないしレニウ
ム（Ｒｅ　）とタングステン（Ｗ）の合金、ないし前記
合金の硅化物からなるゲート電極、３６・・・・・二酸
化硅素（Ｓ　ｚ　０２　）膜、３７・・・・・・二酸化
硅素膜、３８．３９・・・・・・ソースまたはドレイン
電極、５１・・・・・・第１導電型の硅素（Ｓｔ）半導
体基板、６２．５３・・・・・・第２導電型の半導体領
域、５４・・・・・・ゲート絶縁膜、５５・・・・・・
多結晶硅素膜、６６・・・・・・レニウム（Ｒｅ　）、
ないしレニウム（Ｒｅ）の硅化物、ないしレニウム（Ｒ
ｅ　）とタングステン（Ｗ）の合金、ないし前記合金の
硅化物から形成された被膜、５７・・・・・・二酸化硅
素（Ｓ　ｉＯ２）膜、５８・・・・・・二酸化硅素（Ｓ
　１０２　）膜、５９．６０・・・・・・ソースまたは
ドレイン電極、７１・・・・・・第１導電型の硅素（Ｓ
ｉ）半導体基板、７２・・・・・・二酸化硅素（Ｓ　ｉ
Ｏ２）膜、了３・・・・・・二酸化硅素（Ｓ　ｉＯ２）
膜、７４・・・・・・イオン注入された半導体層、７５
・・・・・・ゲート絶縁膜、７６・・・・・・レニウム
（Ｒｅ）、ないしレニウム（Ｒｅ　）の硅化物、ないし
レニウム（Ｒｅ　）とタングステン（Ｗ）の合金、ない
し前記合金の硅化物からなる被膜、７７・・・・・・第
２導電型の半導体領域、７８・・・・・・二酸化硅素（
Ｓ　ｉＯ２）層、７９・・・・・・ソースまたはドレイ
ン電極、９１・・・・・・第１導電型の硅素（Ｓｉ）半
導体基板、９２・・・・・・二酸化硅素（Ｓ　１０２　
）膜、９３・・・・・・二酸化硅素（Ｓ　ｉ　０２　）
層、９４・・・・・・イオン注入された半導体層、９５
・・・・・・ゲート絶縁膜、９６・・・・・・多結晶硅
素膜、９７・・・・・・レニウム（Ｒｅ　）ないしレニ
ウム（Ｒｅ　）の硅化物、ないしレニウム（Ｒｅ　）と
タングステン（Ｗ）の合金、ないし前記合金の硅化物か
らなる被膜、９８・・・・・・第２導電型の半導体領域
、９９・・・・・・二酸化硅素（Ｓ　１０２　）膜、１
００・・・・・・ソースまたはドレイン電極。代理人の氏名　弁理士　中　尾　敏　男　ほか１名第１
図（α）（ｂ）第２図（ａ）（ｂ）第　３　図第４図ｑθ　タ４　　タＩ

Claims

【特許請求の範囲】

（１）第１導電型の半導体基板に隔離して埋設された複
数個の第２導電型の半導体領域と、この複数個の領域の
あいだに形成された導電領域と、この導電領域の表面に
絶縁被膜を介して配設された導電被膜とを具備し、この
導電被膜は、レニウム（Ｒｅ）単独、レニウム（Ｒｅ）
の硅化物、レニウム（Ｒｅ）とタングステン（Ｗ）の合
金、前記合金の硅化物からなる群のうちの１つからなる
ことを特徴とする半導体装置。
（２）第１導電型の半導体基板に隔離して埋設された複
数個の第２導電型の半導体領域と、この複数個の領域の
あいだに形成された導電領域と、この導電領域の表面に
絶縁被膜を介して配設された導電被膜を具備し、この導
電被膜は順次多結晶硅素（Ｓｉ）被膜と耐熱性導電被膜
とが積層されてなり、しかもこの耐熱性導電被膜は、レ
ニウム（Ｒｅ）単独、レニウム（Ｒｅ）の硅化物、レニ
ウム（Ｒｅ）とタングステン（Ｗ）の合金、前記合金の
硅化物からなる群のうちの１つからなることを特徴とす
る半導体装置。