JPH09129875A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH09129875A JPH09129875A JP28771295A JP28771295A JPH09129875A JP H09129875 A JPH09129875 A JP H09129875A JP 28771295 A JP28771295 A JP 28771295A JP 28771295 A JP28771295 A JP 28771295A JP H09129875 A JPH09129875 A JP H09129875A
- Authority
- JP
- Japan
- Prior art keywords
- type impurity
- diffusion layer
- concentration diffusion
- titanium
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【課題】半導体基板にＮ型拡散層とＰ型拡散層を形成
し、その各々の拡散層の上層にシリサイドを形成する半
導体装置においてＮ型拡散層上のチタニウムの膜厚をＰ
型拡散層上より厚くすることでＰ型拡散層と基板間のリ
ーク電流を増加させずにＮ型拡散層を低抵抗化すること
ができる半導体装置を提供する。 【解決手段】半導体基板全面にチタニウムを蒸着後、Ｐ
型不純物が注入された領域のチタニウムをエッチングに
よりすべて除去し、再度前記半導体基板全面にチタニウ
ムを蒸着することでＰ型不純物高濃度拡散層上よりもＮ
型不純物高濃度拡散層上のチタニウムが厚くなることを
特徴とする。あるいは、前記半導体全面にチタニウムを
蒸着後、Ｐ型不純物が注入された領域のチタニウムをエ
ッチングによりわずかに削ることでＮ型不純物高濃度拡
散層上に比べ、Ｐ型不純物高濃度拡散層上のチタニウム
を薄くすることを特徴とする。
し、その各々の拡散層の上層にシリサイドを形成する半
導体装置においてＮ型拡散層上のチタニウムの膜厚をＰ
型拡散層上より厚くすることでＰ型拡散層と基板間のリ
ーク電流を増加させずにＮ型拡散層を低抵抗化すること
ができる半導体装置を提供する。 【解決手段】半導体基板全面にチタニウムを蒸着後、Ｐ
型不純物が注入された領域のチタニウムをエッチングに
よりすべて除去し、再度前記半導体基板全面にチタニウ
ムを蒸着することでＰ型不純物高濃度拡散層上よりもＮ
型不純物高濃度拡散層上のチタニウムが厚くなることを
特徴とする。あるいは、前記半導体全面にチタニウムを
蒸着後、Ｐ型不純物が注入された領域のチタニウムをエ
ッチングによりわずかに削ることでＮ型不純物高濃度拡
散層上に比べ、Ｐ型不純物高濃度拡散層上のチタニウム
を薄くすることを特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置の不純物
拡散層上層のシリサイド形成に関する。
拡散層上層のシリサイド形成に関する。
【０００２】
【従来の技術】前記第一導電型不純物高濃度拡散層およ
び前記第二導電型不純物高濃度拡散層の上層にチタンシ
リサイドを形成するための従来の技術を図７に示す。
び前記第二導電型不純物高濃度拡散層の上層にチタンシ
リサイドを形成するための従来の技術を図７に示す。
【０００３】半導体基板１０１上に素子分離のためのフ
ィールド酸化膜１０９、ゲート絶縁膜１０２を形成し、
前記ゲート絶縁膜１０２上にゲート電極１０３を形成す
る。その後第一導電型不純物、ここではＮ型不純物をイ
オン注入し、Ｎ型不純物低濃度拡散層１０５を、また第
二導電型不純物、ここではＰ型不純物をイオン注入し、
Ｐ型不純物低濃度拡散層１０７を形成する。その後ゲー
ト側壁１０４を形成し、Ｎ型不純物高濃度拡散層１０６
およびＰ型不純物高濃度拡散層１０８をイオン注入によ
り形成する。その後前記半導体基板１０１全面に酸化膜
を形成し、フォトリソグラフィ、およびエッチングを行
い、Ｎ型不純物拡高濃度散層１０６上およびＰ型不純物
高濃度拡散層１０８上の酸化膜を除去し、シリコンを露
出させる。その後前記半導体基板１０１全面に一層目チ
タニウム膜１１０を蒸着し、高温熱処理することでチタ
ニウムとシリコンとを反応させチタンシリサイド１１２
を形成する。この際、Ｎ型不純物高濃度拡散層上および
Ｐ型不純物高濃度拡散層上以外の部分は酸化膜で覆われ
ているためチタンシリサイドは形成されず、未反応のチ
タニウム、また表面は窒素雰囲気中での高温熱処理のた
めにチタンナイトライドが形成される。その後、過酸化
水素水とアンモニア水の混合液でウエットエッチングす
ることによりＮ型不純物高濃度拡散層上およびＰ型不純
物高濃度拡散層上以外の部分に形成されたチタニウムお
よびチタンナイトライドを除去する。これによりＮ型不
純物高濃度拡散層上およびＰ型不純物高濃度拡散層上に
のみチタンシリサイドが形成される。
ィールド酸化膜１０９、ゲート絶縁膜１０２を形成し、
前記ゲート絶縁膜１０２上にゲート電極１０３を形成す
る。その後第一導電型不純物、ここではＮ型不純物をイ
オン注入し、Ｎ型不純物低濃度拡散層１０５を、また第
二導電型不純物、ここではＰ型不純物をイオン注入し、
Ｐ型不純物低濃度拡散層１０７を形成する。その後ゲー
ト側壁１０４を形成し、Ｎ型不純物高濃度拡散層１０６
およびＰ型不純物高濃度拡散層１０８をイオン注入によ
り形成する。その後前記半導体基板１０１全面に酸化膜
を形成し、フォトリソグラフィ、およびエッチングを行
い、Ｎ型不純物拡高濃度散層１０６上およびＰ型不純物
高濃度拡散層１０８上の酸化膜を除去し、シリコンを露
出させる。その後前記半導体基板１０１全面に一層目チ
タニウム膜１１０を蒸着し、高温熱処理することでチタ
ニウムとシリコンとを反応させチタンシリサイド１１２
を形成する。この際、Ｎ型不純物高濃度拡散層上および
Ｐ型不純物高濃度拡散層上以外の部分は酸化膜で覆われ
ているためチタンシリサイドは形成されず、未反応のチ
タニウム、また表面は窒素雰囲気中での高温熱処理のた
めにチタンナイトライドが形成される。その後、過酸化
水素水とアンモニア水の混合液でウエットエッチングす
ることによりＮ型不純物高濃度拡散層上およびＰ型不純
物高濃度拡散層上以外の部分に形成されたチタニウムお
よびチタンナイトライドを除去する。これによりＮ型不
純物高濃度拡散層上およびＰ型不純物高濃度拡散層上に
のみチタンシリサイドが形成される。
【０００４】
【発明が解決しようとする課題】従来の技術においては
下記のような問題点を有していた。
下記のような問題点を有していた。
【０００５】これまではＮ型不純物高濃度拡散層を形成
するのに75Ａｓ+を、またＰ型不純物高濃度拡散層を形
成するのに49ＢＦ2 +をイオン注入している。そこで前記
半導体基板全面にチタニウムを蒸着し、高温熱処理によ
りチタンシリサイドを形成する場合、Ｎ型不純物高濃度
拡散層では75Ａｓ+がシリサイド反応を抑制する働きが
あるためシリサイド反応速度はＮ型不純物拡散層の方が
Ｐ型不純物拡散層に比べて遅くなる。従ってＮ型不純物
高濃度拡散層上とＰ型不純物高濃度拡散層上に同じ膜厚
のチタニウムを蒸着すると、Ｎ型不純物高濃度拡散層上
に形成されたチタンシリサイドの膜厚はＰ型不純物高濃
度拡散層上のチタンシリサイド膜より薄くなってしま
う。そのためＮ型不純物高濃度拡散層をさらに低抵抗化
するためにチタニウムの膜厚を厚くするとＰ型不純物高
濃度拡散層上のチタンシリサイドの膜厚も厚くなってし
まうために、Ｐ型不純物高濃度拡散層と基板間でのリー
ク電流が増加してしまう。そのためＮ型不純物高濃度拡
散層の今以上の低抵抗化が出来ない。
するのに75Ａｓ+を、またＰ型不純物高濃度拡散層を形
成するのに49ＢＦ2 +をイオン注入している。そこで前記
半導体基板全面にチタニウムを蒸着し、高温熱処理によ
りチタンシリサイドを形成する場合、Ｎ型不純物高濃度
拡散層では75Ａｓ+がシリサイド反応を抑制する働きが
あるためシリサイド反応速度はＮ型不純物拡散層の方が
Ｐ型不純物拡散層に比べて遅くなる。従ってＮ型不純物
高濃度拡散層上とＰ型不純物高濃度拡散層上に同じ膜厚
のチタニウムを蒸着すると、Ｎ型不純物高濃度拡散層上
に形成されたチタンシリサイドの膜厚はＰ型不純物高濃
度拡散層上のチタンシリサイド膜より薄くなってしま
う。そのためＮ型不純物高濃度拡散層をさらに低抵抗化
するためにチタニウムの膜厚を厚くするとＰ型不純物高
濃度拡散層上のチタンシリサイドの膜厚も厚くなってし
まうために、Ｐ型不純物高濃度拡散層と基板間でのリー
ク電流が増加してしまう。そのためＮ型不純物高濃度拡
散層の今以上の低抵抗化が出来ない。
【０００６】そこで本発明はこのような問題を解決する
もので、その目的とするところはＮ型不純物高濃度拡散
層上およびＰ型不純物高濃度拡散層上へのチタンシリサ
イド形成についてＮ型不純物高濃度拡散層上のチタニウ
ムの膜厚をＰ型不純物高濃度拡散層上より厚くすること
でＰ型不純物高濃度拡散層と基板間でのリーク電流を増
加させずにＮ型不純物高濃度拡散層の低抵抗化できる半
導体装置を提供するところにある。
もので、その目的とするところはＮ型不純物高濃度拡散
層上およびＰ型不純物高濃度拡散層上へのチタンシリサ
イド形成についてＮ型不純物高濃度拡散層上のチタニウ
ムの膜厚をＰ型不純物高濃度拡散層上より厚くすること
でＰ型不純物高濃度拡散層と基板間でのリーク電流を増
加させずにＮ型不純物高濃度拡散層の低抵抗化できる半
導体装置を提供するところにある。
【０００７】
【課題を解決するための手段】本発明による半導体装置
は、半導体基板上の絶縁膜上に多結晶シリコンおよび高
融点金属シリサイドの二層構造からなるゲート電極を形
成し、前記絶縁膜および前記ゲート電極を介してＮ型不
純物をイオン注入し、Ｎ型不純物高濃度拡散層を、また
Ｐ型不純物をイオン注入し、Ｐ型不純物高濃度拡散層を
形成し、前記Ｎ型不純物高濃度拡散層上およびＰ型不純
物高濃度拡散層上の絶縁膜を除去し、前記Ｎ型不純物高
濃度拡散層およびＰ型不純物高濃度拡散層の上層に、チ
タニウムを蒸着し高温熱処理により形成されるチタンシ
リサイドを有する半導体装置において、前記半導体基板
全面にチタニウムを蒸着後、Ｐ型不純物が注入された領
域のチタニウムをエッチングによりすべて除去し、再度
前記半導体基板全面にチタニウムを蒸着することでＰ型
不純物高濃度拡散層上よりもＮ型不純物高濃度拡散層上
のチタニウムが厚くなることを特徴とする。
は、半導体基板上の絶縁膜上に多結晶シリコンおよび高
融点金属シリサイドの二層構造からなるゲート電極を形
成し、前記絶縁膜および前記ゲート電極を介してＮ型不
純物をイオン注入し、Ｎ型不純物高濃度拡散層を、また
Ｐ型不純物をイオン注入し、Ｐ型不純物高濃度拡散層を
形成し、前記Ｎ型不純物高濃度拡散層上およびＰ型不純
物高濃度拡散層上の絶縁膜を除去し、前記Ｎ型不純物高
濃度拡散層およびＰ型不純物高濃度拡散層の上層に、チ
タニウムを蒸着し高温熱処理により形成されるチタンシ
リサイドを有する半導体装置において、前記半導体基板
全面にチタニウムを蒸着後、Ｐ型不純物が注入された領
域のチタニウムをエッチングによりすべて除去し、再度
前記半導体基板全面にチタニウムを蒸着することでＰ型
不純物高濃度拡散層上よりもＮ型不純物高濃度拡散層上
のチタニウムが厚くなることを特徴とする。
【０００８】また半導体基板上の絶縁膜上に多結晶シリ
コンおよび高融点金属シリサイドの二層構造からなるゲ
ート電極を形成し、前記絶縁膜および前記ゲート電極を
介してＮ型不純物をイオン注入し、Ｎ型不純物高濃度拡
散層を、またＰ型不純物をイオン注入し、Ｐ型不純物高
濃度拡散層を形成し、前記Ｎ型不純物高濃度拡散層上お
よびＰ型不純物高濃度拡散層上の絶縁膜を除去し、前記
Ｎ型不純物高濃度拡散層およびＰ型不純物高濃度拡散層
の上層に、チタニウムを蒸着し高温熱処理により形成さ
れるチタンシリサイドを有する半導体装置において、前
記半導体全面にチタニウムを蒸着後、Ｐ型不純物が注入
された領域のチタニウムをエッチングによりわずかに削
ることでＮ型不純物高濃度拡散層上に比べ、Ｐ型不純物
高濃度拡散層上のチタニウムを薄くすることを特徴とす
る。
コンおよび高融点金属シリサイドの二層構造からなるゲ
ート電極を形成し、前記絶縁膜および前記ゲート電極を
介してＮ型不純物をイオン注入し、Ｎ型不純物高濃度拡
散層を、またＰ型不純物をイオン注入し、Ｐ型不純物高
濃度拡散層を形成し、前記Ｎ型不純物高濃度拡散層上お
よびＰ型不純物高濃度拡散層上の絶縁膜を除去し、前記
Ｎ型不純物高濃度拡散層およびＰ型不純物高濃度拡散層
の上層に、チタニウムを蒸着し高温熱処理により形成さ
れるチタンシリサイドを有する半導体装置において、前
記半導体全面にチタニウムを蒸着後、Ｐ型不純物が注入
された領域のチタニウムをエッチングによりわずかに削
ることでＮ型不純物高濃度拡散層上に比べ、Ｐ型不純物
高濃度拡散層上のチタニウムを薄くすることを特徴とす
る。
【０００９】
【発明の実施の形態】本発明における第一の実施例の断
面図を図１に示す。１０１は半導体基板、１０２はゲー
ト絶縁膜、１０３はゲート電極、１０４はゲート側壁、
１０５はＮ型不純物低濃度拡散層、１０６はＮ型不純物
高濃度拡散層、１０７はＰ型不純物低濃度拡散層、１０
８はＰ型不純物高濃度拡散層、１０９はフィールド酸化
膜、１１０は一層目チタニウム膜、１１１は二層目チタ
ニウム膜、１１２はチタンシリサイド膜を示している。
面図を図１に示す。１０１は半導体基板、１０２はゲー
ト絶縁膜、１０３はゲート電極、１０４はゲート側壁、
１０５はＮ型不純物低濃度拡散層、１０６はＮ型不純物
高濃度拡散層、１０７はＰ型不純物低濃度拡散層、１０
８はＰ型不純物高濃度拡散層、１０９はフィールド酸化
膜、１１０は一層目チタニウム膜、１１１は二層目チタ
ニウム膜、１１２はチタンシリサイド膜を示している。
【００１０】次に本発明による第一の実施例の製造方法
を図２〜図５に基づき説明する。
を図２〜図５に基づき説明する。
【００１１】まず半導体基板１０１上に素子分離のため
のフィールド酸化膜１０９を４０００〜６０００Å、ま
たゲート絶縁膜１０２を１５０〜２００Åそれぞれシリ
コン酸化膜で形成し、その上に多結晶シリコンを化学的
気相成長法、タングステンシリサイドをスパッタ法によ
ってそれぞれ２０００Å程度堆積させ、フォトリソグラ
フィおよびエッチングによってゲート電極１０３を形成
する。その後31Ｐ+を１〜３×１０13ｃｍー2程度イオン
注入しＮ型不純物低濃度拡散層１０５を、また49ＢＦ2 +
を５〜１０×１０12ｃｍー2程度イオン注入しＰ型不純物
低濃度拡散層１０７を形成する。その後全面にシリコン
酸化膜を２０００〜４０００Å程度堆積し、ＲＩＥ（Ｒ
ｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）によってエ
ッチングすることによりゲート電極の側壁１０４を形成
する。その後、Ｎ型不純物高濃度拡散層１０６を形成す
るために75Ａｓ+を２〜４×１０15ｃｍー2程度、またＰ
型不純物高濃度拡散層１０８を形成するために49ＢＦ2 +
を２〜４×１０15ｃｍー2程度イオン注入する。この状態
を示す図が図２である。
のフィールド酸化膜１０９を４０００〜６０００Å、ま
たゲート絶縁膜１０２を１５０〜２００Åそれぞれシリ
コン酸化膜で形成し、その上に多結晶シリコンを化学的
気相成長法、タングステンシリサイドをスパッタ法によ
ってそれぞれ２０００Å程度堆積させ、フォトリソグラ
フィおよびエッチングによってゲート電極１０３を形成
する。その後31Ｐ+を１〜３×１０13ｃｍー2程度イオン
注入しＮ型不純物低濃度拡散層１０５を、また49ＢＦ2 +
を５〜１０×１０12ｃｍー2程度イオン注入しＰ型不純物
低濃度拡散層１０７を形成する。その後全面にシリコン
酸化膜を２０００〜４０００Å程度堆積し、ＲＩＥ（Ｒ
ｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）によってエ
ッチングすることによりゲート電極の側壁１０４を形成
する。その後、Ｎ型不純物高濃度拡散層１０６を形成す
るために75Ａｓ+を２〜４×１０15ｃｍー2程度、またＰ
型不純物高濃度拡散層１０８を形成するために49ＢＦ2 +
を２〜４×１０15ｃｍー2程度イオン注入する。この状態
を示す図が図２である。
【００１２】次に前記半導体基板１０１全面にシリコン
酸化膜を３００〜５００Å程度堆積し、フォトリソグラ
フィおよびエッチングによってＮ型不純物高濃度拡散層
１０６上とＰ型不純物高濃度拡散層１０８上のシリコン
酸化膜を除去し、シリコン基板を露出させる。その後前
記半導体基板１０１全面にチタニウムを１００〜１５０
Å程度スパッタし、一層目チタニウム膜１１０を形成す
る。この状態を示す図が図３である。
酸化膜を３００〜５００Å程度堆積し、フォトリソグラ
フィおよびエッチングによってＮ型不純物高濃度拡散層
１０６上とＰ型不純物高濃度拡散層１０８上のシリコン
酸化膜を除去し、シリコン基板を露出させる。その後前
記半導体基板１０１全面にチタニウムを１００〜１５０
Å程度スパッタし、一層目チタニウム膜１１０を形成す
る。この状態を示す図が図３である。
【００１３】次にＮチャネルトランジスタの領域をフォ
トレジストで覆い、エッチングすることによりＰチャネ
ルトランジスタの部分のチタニウムをすべて除去する。
この場合のフォトリソグラフィに関してはＰ型不純物高
濃度拡散層を形成する際のマスクを用いればよいため、
マスクをさらに１枚追加する必要はない。またエッチン
グは過酸化水素水とアンモニア水との混合液によるウエ
ットエッチング、またはＢＣｌ3／Ｃｌ2によるドライエ
ッチングのどちらでもよい。この状態を示す図が図４で
ある。
トレジストで覆い、エッチングすることによりＰチャネ
ルトランジスタの部分のチタニウムをすべて除去する。
この場合のフォトリソグラフィに関してはＰ型不純物高
濃度拡散層を形成する際のマスクを用いればよいため、
マスクをさらに１枚追加する必要はない。またエッチン
グは過酸化水素水とアンモニア水との混合液によるウエ
ットエッチング、またはＢＣｌ3／Ｃｌ2によるドライエ
ッチングのどちらでもよい。この状態を示す図が図４で
ある。
【００１４】次に再度前記半導体基板１０１全面に二層
目チタニウム膜１１１をスパッタ法により２００〜３０
０Å形成し、窒素雰囲気中で７００〜８００℃で６０秒
程度熱処理をすることによりＮ型不純物高濃度拡散層上
およびＰ型不純物高濃度拡散層上ではチタニウムとシリ
コンを反応させ、チタンシリサイド膜１１２を形成す
る。それ以外の領域ではシリコン酸化膜上にチタニウム
が形成されているためチタンシリサイドは形成されず、
未反応のチタニウムと窒素雰囲気中での熱処理のために
表面にチタンナイトライドが形成される。その後過酸化
水素水とアンモニア水との混合液で２０〜３０分ウエッ
トエッチングし、チタニウムおよびチタンナイトライド
を除去する。こうしてＮ型不純物高濃度拡散層上および
Ｐ型不純物高濃度拡散層上にのみチタンシリサイドが形
成される。またＮ型不純物高濃度拡散層上にはＰ型不純
物高濃度拡散層上とほぼ同じ膜厚のチタンシリサイドが
形成される。この状態を示す図が図５である。
目チタニウム膜１１１をスパッタ法により２００〜３０
０Å形成し、窒素雰囲気中で７００〜８００℃で６０秒
程度熱処理をすることによりＮ型不純物高濃度拡散層上
およびＰ型不純物高濃度拡散層上ではチタニウムとシリ
コンを反応させ、チタンシリサイド膜１１２を形成す
る。それ以外の領域ではシリコン酸化膜上にチタニウム
が形成されているためチタンシリサイドは形成されず、
未反応のチタニウムと窒素雰囲気中での熱処理のために
表面にチタンナイトライドが形成される。その後過酸化
水素水とアンモニア水との混合液で２０〜３０分ウエッ
トエッチングし、チタニウムおよびチタンナイトライド
を除去する。こうしてＮ型不純物高濃度拡散層上および
Ｐ型不純物高濃度拡散層上にのみチタンシリサイドが形
成される。またＮ型不純物高濃度拡散層上にはＰ型不純
物高濃度拡散層上とほぼ同じ膜厚のチタンシリサイドが
形成される。この状態を示す図が図５である。
【００１５】以上が本発明における第一の実施例の製造
方法である。
方法である。
【００１６】次に本発明の第二の実施例における製造方
法を説明する。Ｎ型不純物高濃度拡散層上とＰ型不純物
高濃度拡散層上のシリコン酸化膜を除去する工程までは
第一の実施例と同様である。その後半導体基板１０１全
面にチタニウムを５００〜６００Åスパッタ法により形
成し、Ｐチャネルトランジスタ上のチタニウムを１５０
〜２００Åエッチングにより除去する。この状態を示す
図が図６である。
法を説明する。Ｎ型不純物高濃度拡散層上とＰ型不純物
高濃度拡散層上のシリコン酸化膜を除去する工程までは
第一の実施例と同様である。その後半導体基板１０１全
面にチタニウムを５００〜６００Åスパッタ法により形
成し、Ｐチャネルトランジスタ上のチタニウムを１５０
〜２００Åエッチングにより除去する。この状態を示す
図が図６である。
【００１７】以後第一の実施例同様窒素雰囲気中で７０
０〜８００℃、６０秒程度の熱処理をすることによりＮ
型不純物高濃度拡散層上およびＰ型不純物高濃度拡散層
上にチタンシリサイドを形成し、それ以外の領域に形成
されているチタニウムおよびチタンナイトライドを過酸
化水素水とアンモニア水との混合液で２０〜３０分ウエ
ットエッチングすることにより除去する。こうして第一
の実施例同様Ｎ型不純物高濃度拡散層上およびＰ型不純
物高濃度拡散層上にのみチタンシリサイドが形成され
る。またこの場合もＮ型不純物高濃度拡散層上にはＰ型
不純物高濃度拡散層上とほぼ同じ膜厚のチタンシリサイ
ドが形成される。
０〜８００℃、６０秒程度の熱処理をすることによりＮ
型不純物高濃度拡散層上およびＰ型不純物高濃度拡散層
上にチタンシリサイドを形成し、それ以外の領域に形成
されているチタニウムおよびチタンナイトライドを過酸
化水素水とアンモニア水との混合液で２０〜３０分ウエ
ットエッチングすることにより除去する。こうして第一
の実施例同様Ｎ型不純物高濃度拡散層上およびＰ型不純
物高濃度拡散層上にのみチタンシリサイドが形成され
る。またこの場合もＮ型不純物高濃度拡散層上にはＰ型
不純物高濃度拡散層上とほぼ同じ膜厚のチタンシリサイ
ドが形成される。
【００１８】
【発明の効果】以上に述べた本発明によると、 半導体
基板にＮ型不純物高濃度拡散層とＰ型不純物高濃度拡散
層を形成し、その各々の拡散層の上層にシリサイドを形
成する半導体装置においてＮ型不純物高濃度拡散層上の
チタニウムの膜厚をＰ型不純物高濃度拡散層上より厚く
することでＰ型不純物高濃度拡散層と基板間でのリーク
電流を増加させずにＮ型不純物高濃度拡散層を低抵抗化
することができる。
基板にＮ型不純物高濃度拡散層とＰ型不純物高濃度拡散
層を形成し、その各々の拡散層の上層にシリサイドを形
成する半導体装置においてＮ型不純物高濃度拡散層上の
チタニウムの膜厚をＰ型不純物高濃度拡散層上より厚く
することでＰ型不純物高濃度拡散層と基板間でのリーク
電流を増加させずにＮ型不純物高濃度拡散層を低抵抗化
することができる。
【図面の簡単な説明】
【図１】本発明の半導体装置の第一の実施例を示す断面
図。
図。
【図２】本発明の半導体装置の製造方法の第一の実施例
を工程順に説明するための断面図。
を工程順に説明するための断面図。
【図３】本発明の半導体装置の製造方法の第一の実施例
を工程順に説明するための断面図。
を工程順に説明するための断面図。
【図４】本発明の半導体装置の製造方法の第一の実施例
を工程順に説明するための断面図。
を工程順に説明するための断面図。
【図５】本発明の半導体装置の製造方法の第一の実施例
を工程順に説明するための断面図。
を工程順に説明するための断面図。
【図６】本発明の半導体装置の第二の実施例を示す断面
図。
図。
【図７】本発明の従来構造を示す断面図。
１０１ 半導体基板 １０２ ゲート絶縁膜 １０３ ゲート電極 １０４ ゲート側壁 １０５ Ｎ型不純物低濃度拡散層 １０６ Ｎ型不純物高濃度拡散層 １０７ Ｐ型不純物低濃度拡散層 １０８ Ｐ型不純物高濃度拡散層 １０９ フィールド酸化膜 １１０ 一層目チタニウム膜 １１１ 二層目チタニウム膜 １１２ チタンシリサイド膜
Claims (2)
- 【請求項１】半導体基板上の絶縁膜上に多結晶シリコン
および高融点金属シリサイドの二層構造からなるゲート
電極を形成し、前記絶縁膜および前記ゲート電極を介し
て第一導電型不純物をイオン注入し、第一導電型不純物
高濃度拡散層を、また第二導電型不純物をイオン注入
し、第二導電型不純物高濃度拡散層を形成し、前記第一
導電型不純物高濃度拡散層上および第二導電型不純物高
濃度拡散層上の絶縁膜を除去し、前記第一導電型不純物
高濃度拡散層および第二導電型不純物高濃度拡散層の上
層に、チタニウムを蒸着し高温熱処理により形成される
チタンシリサイドを有する半導体装置において、前記半
導体基板全面にチタニウムを蒸着後、第二導電型不純物
が注入された領域のチタニウムをエッチングによりすべ
て除去し、再度前記半導体基板全面にチタニウムを蒸着
することで第二導電型不純物高濃度拡散層上よりも第一
導電型不純物高濃度拡散層上のチタニウムが厚くなるこ
とを特徴とする半導体装置の製造方法。 - 【請求項２】半導体基板上の絶縁膜上に多結晶シリコン
および高融点金属シリサイドの二層構造からなるゲート
電極を形成し、前記絶縁膜および前記ゲート電極を介し
て第一導電型不純物をイオン注入し、第一導電型不純物
高濃度拡散層を、また第二導電型不純物をイオン注入
し、第二導電型不純物高濃度拡散層を形成し、前記第一
導電型不純物高濃度拡散層上および第二導電型不純物高
濃度拡散層上の絶縁膜を除去し、前記第一導電型不純物
高濃度拡散層および第二導電型不純物高濃度拡散層の上
層に、チタニウムを蒸着し高温熱処理により形成される
チタンシリサイドを有する半導体装置において、前記半
導体基板全面にチタニウムを蒸着後、第二導電型不純物
が注入された領域のチタニウムをエッチングによりわず
かに削ることで第一導電型不純物高濃度拡散層上に比
べ、第二導電型不純物高濃度拡散層上のチタニウムを薄
くすることを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28771295A JPH09129875A (ja) | 1995-11-06 | 1995-11-06 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28771295A JPH09129875A (ja) | 1995-11-06 | 1995-11-06 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09129875A true JPH09129875A (ja) | 1997-05-16 |
Family
ID=17720766
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28771295A Pending JPH09129875A (ja) | 1995-11-06 | 1995-11-06 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09129875A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7303955B2 (en) | 2005-02-21 | 2007-12-04 | Samsung Electronics Co., Ltd. | Semiconductor memory device with high operating current and method of manufacturing the same |
-
1995
- 1995-11-06 JP JP28771295A patent/JPH09129875A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7303955B2 (en) | 2005-02-21 | 2007-12-04 | Samsung Electronics Co., Ltd. | Semiconductor memory device with high operating current and method of manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10284728A (ja) | コバルトシリサイド膜を有するｍｏｓｆｅｔの製造方法 | |
| JPH10178179A (ja) | トランジスタ電極上にシリサイド層が形成されているｉｃ構造、ｍｏｓトランジスタおよびその製造方法 | |
| JP2925008B2 (ja) | 半導体装置の製造方法 | |
| US5580806A (en) | Method of fabricating a buried contact structure for SRAM | |
| JPH11224863A (ja) | 半導体装置及びその製造方法 | |
| JPH0729986A (ja) | 半導体装置およびその製造方法 | |
| JP3003796B2 (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPS6323361A (ja) | Ｍｉｓ型電界効果トランジスタの製造方法 | |
| JPH0922999A (ja) | Ｍｉｓ型半導体装置及びその製造方法 | |
| JPH09298300A (ja) | 半導体装置の製造方法 | |
| KR100223736B1 (ko) | 반도체 소자 제조 방법 | |
| JPH09129875A (ja) | 半導体装置の製造方法 | |
| JP3261697B2 (ja) | 半導体装置の製造方法 | |
| JPH11186548A (ja) | 半導体装置及びその製造方法 | |
| JPH07226502A (ja) | Ｍｏｓトランジスタ及びその製造方法 | |
| JP2001203346A (ja) | 半導体装置の製造方法 | |
| KR0124642B1 (ko) | 반도체 소자의 제조방법 | |
| JPH06204456A (ja) | 半導体装置 | |
| KR100580795B1 (ko) | 반도체 소자의 제조 방법 | |
| JPH0730108A (ja) | Ｍｉｓ型半導体装置及びその製造方法 | |
| JPS63244884A (ja) | 半導体装置およびその製造方法 | |
| JP2712230B2 (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| KR100505630B1 (ko) | 상승된 소스/드레인을 갖는 모스 전계 효과 트랜지스터의 제조방법 | |
| JP3022629B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0917999A (ja) | 半導体装置の製造方法 |