JPS6164009A - 透明導電膜の製造方法 - Google Patents
透明導電膜の製造方法Info
- Publication number
- JPS6164009A JPS6164009A JP18455484A JP18455484A JPS6164009A JP S6164009 A JPS6164009 A JP S6164009A JP 18455484 A JP18455484 A JP 18455484A JP 18455484 A JP18455484 A JP 18455484A JP S6164009 A JPS6164009 A JP S6164009A
- Authority
- JP
- Japan
- Prior art keywords
- film
- substrate
- transparent conductive
- sputtering
- target
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Non-Insulated Conductors (AREA)
- Manufacturing Of Electric Cables (AREA)
- Physical Vapour Deposition (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は透明導電膜の製造方法に係わり、特に耐熱性の
小さい基板上に低温度でかつ高速度で透明導電膜を形成
可能にした透明導電膜の製造方法に関するものである。
小さい基板上に低温度でかつ高速度で透明導電膜を形成
可能にした透明導電膜の製造方法に関するものである。
一般にスパッタリング法により基板上に透明導電膜を形
成する方法としては、ターゲットにｌＨ４０ｓＳｎＯｓ
酸化物を用いてＡｒガス中でスパッタする方法と、Ｉｎ
−Ｓｂ合金をＡｒとＯ！との混合ガス中でスパッタする
方法との２穏類が提案されている（前者はり、Ｂ、Ｆ７
ａｓｅｒ ａｎｄ Ｈ，Ｄ−ＣＯｏＫ−ＨｉｇＭｙ Ｃ
ｏｎｄｕｃｔｉＹｅ、Ｔｒａｎｓｐａｒｅｎｔ Ｆｉｔ
ｍｓ ｏｆ ５ｐｕｔｔｅｒｅｄ １ｍ１−Ｘ５ｎｘＯ
ｓ−ｙ Ｊ、Ｅｔｅｃｔｒｏｃｈｅｍ、ｓｏｃ、 １１
９．１３６９（１９７２）、後者は特開昭４６−７８６
７号公報）。そして、前者はスパッタ直後で低電気抵抗
、高光透過率の膜が形成できるが、成膜速度を大きくす
ることが困難である一万、後者の場合、成膜速度は比較
的大きいが、基板を加熱することなく低電気抵抗、高光
透過率の膜が（８られる成膜条件の範囲が極めて狭く、
成膜のコントロールが極端に難かしいという欠点があっ
た。
成する方法としては、ターゲットにｌＨ４０ｓＳｎＯｓ
酸化物を用いてＡｒガス中でスパッタする方法と、Ｉｎ
−Ｓｂ合金をＡｒとＯ！との混合ガス中でスパッタする
方法との２穏類が提案されている（前者はり、Ｂ、Ｆ７
ａｓｅｒ ａｎｄ Ｈ，Ｄ−ＣＯｏＫ−ＨｉｇＭｙ Ｃ
ｏｎｄｕｃｔｉＹｅ、Ｔｒａｎｓｐａｒｅｎｔ Ｆｉｔ
ｍｓ ｏｆ ５ｐｕｔｔｅｒｅｄ １ｍ１−Ｘ５ｎｘＯ
ｓ−ｙ Ｊ、Ｅｔｅｃｔｒｏｃｈｅｍ、ｓｏｃ、 １１
９．１３６９（１９７２）、後者は特開昭４６−７８６
７号公報）。そして、前者はスパッタ直後で低電気抵抗
、高光透過率の膜が形成できるが、成膜速度を大きくす
ることが困難である一万、後者の場合、成膜速度は比較
的大きいが、基板を加熱することなく低電気抵抗、高光
透過率の膜が（８られる成膜条件の範囲が極めて狭く、
成膜のコントロールが極端に難かしいという欠点があっ
た。
したがって本発明は、前述した従来の欠点に録みてなさ
れたものでおり、その目的とするところは、基板温度を
上げずに透明導電膜を高速度で再現性良く得ることがで
きる透明導電膜の製造方法を提供することにある。
れたものでおり、その目的とするところは、基板温度を
上げずに透明導電膜を高速度で再現性良く得ることがで
きる透明導電膜の製造方法を提供することにある。
このような目的を達成するために本発明による透明導電
膜のム造方法は、スパッタ時に、アースに対して基板に
正のバイアスを印加しながら、Ｉｎ−８内合金ターゲッ
トをＡｒとＯ２との混合ガス中でスパッタリングさせる
ものである。
膜のム造方法は、スパッタ時に、アースに対して基板に
正のバイアスを印加しながら、Ｉｎ−８内合金ターゲッ
トをＡｒとＯ２との混合ガス中でスパッタリングさせる
ものである。
一般にＩｎ Ｓｎ合金をＡｒとＯ３との混合ガス中で
スパッタする、いわゆる反応スパッタでは、基板加熱な
しに良質の膜が得られる成膜条件の範囲は極めて狭い。
スパッタする、いわゆる反応スパッタでは、基板加熱な
しに良質の膜が得られる成膜条件の範囲は極めて狭い。
これは良質の膜はターゲット表面に酸化物が急速に形成
される成膜条件においてのみ得られ、この酸化物層の形
成は極めて急激であることに起因している。例えばスパ
ッタ槽中へ００！ガス流量が少ないと、ターゲット表面
は金属となり、このような条件では、光透過率の低い膜
が形成される。一方、０１ガス流量が多いと、ターゲッ
ト表面に酸化物層が形成され、底膜速度は極度に小さく
なり、得られた膜は絶縁膜となってしまう。
される成膜条件においてのみ得られ、この酸化物層の形
成は極めて急激であることに起因している。例えばスパ
ッタ槽中へ００！ガス流量が少ないと、ターゲット表面
は金属となり、このような条件では、光透過率の低い膜
が形成される。一方、０１ガス流量が多いと、ターゲッ
ト表面に酸化物層が形成され、底膜速度は極度に小さく
なり、得られた膜は絶縁膜となってしまう。
この丁度境界にあたる極めて狭い領域で成膜を行なった
場合にのみ、低低抗、高光透過率の膜が得られる。
場合にのみ、低低抗、高光透過率の膜が得られる。
したがって本発明は、スパッタ時にアースに対して基板
（ζ正のバイアスを印加することによム基根上での；の
’ｒ−１化のみを促進させ、ターゲット表面に急速に酸
化物層が形成される条件と基板上に良質の膜が得られる
条件とをずらすことによシ、良質の膜が得られる最道成
仄条件の範囲を拡大させたものである。
（ζ正のバイアスを印加することによム基根上での；の
’ｒ−１化のみを促進させ、ターゲット表面に急速に酸
化物層が形成される条件と基板上に良質の膜が得られる
条件とをずらすことによシ、良質の膜が得られる最道成
仄条件の範囲を拡大させたものである。
〔発明の実施テ１〕
次に図面を用いて本発明の実施レリを詳細に説明する。
第１図は本発明による透明導電膜の製造方法の一的を説
明するためのスパッタリング装置を示す要部断面構成図
である。同図において、１はスパッタ装置、２は透明導
電膜を形成する基板を保持させるホルダ、３はホルダ２
に装着され７１ｃ基板、４はホルダ２に対向配置された
ｒｎ−ｓｎ合金からなるターゲット、５はターゲット４
に高電圧を印加する直流電源、６は基板３に正のバイア
スを印加する直流電源である。
明するためのスパッタリング装置を示す要部断面構成図
である。同図において、１はスパッタ装置、２は透明導
電膜を形成する基板を保持させるホルダ、３はホルダ２
に装着され７１ｃ基板、４はホルダ２に対向配置された
ｒｎ−ｓｎ合金からなるターゲット、５はターゲット４
に高電圧を印加する直流電源、６は基板３に正のバイア
スを印加する直流電源である。
このように構成されたスパッタ装置において、まず、ス
パッタ装置１内にＡｒガスと適量の０３ガスとの混合ガ
スを導入する。次に基板ホルダ２および基板３に約２０
Ｖ程度の正のバイアス電圧を印加し、一方、ターゲット
４に高電圧を印加してスパッタリングさせる。
パッタ装置１内にＡｒガスと適量の０３ガスとの混合ガ
スを導入する。次に基板ホルダ２および基板３に約２０
Ｖ程度の正のバイアス電圧を印加し、一方、ターゲット
４に高電圧を印加してスパッタリングさせる。
このような方法によると、基板バイアスを行なわない場
合に比べて大きな裕度をもって良質の膜が得られる。例
えば、他の成膜条件を一定とし、Ｏｚガス流量のみを変
化させた場合の膜のシート抵抗の変化を第２図忙示す、
図中、実線で示す曲線工はアースに対して前述の基板３
に＋２０ｖのバイアスを印加した場合、破線で示す曲線
■はバイアスを印加しない場合の結果を示したものであ
る。
合に比べて大きな裕度をもって良質の膜が得られる。例
えば、他の成膜条件を一定とし、Ｏｚガス流量のみを変
化させた場合の膜のシート抵抗の変化を第２図忙示す、
図中、実線で示す曲線工はアースに対して前述の基板３
に＋２０ｖのバイアスを印加した場合、破線で示す曲線
■はバイアスを印加しない場合の結果を示したものであ
る。
同図から明らかなように基板３に正のバイアスを印加す
ることにより、基板３上での膜の酸化が促進され、良質
の膜が得られる０！ガス流量が低０３ガス流量側にシフ
トし、同時に良質の膜が得られる範囲が広くなることが
わかる。
ることにより、基板３上での膜の酸化が促進され、良質
の膜が得られる０！ガス流量が低０３ガス流量側にシフ
トし、同時に良質の膜が得られる範囲が広くなることが
わかる。
このようにアースに対して基板３に正のバイアスを印加
しながら、反応スパッタすることにより、低温度で再現
性良く、低抵抗、高光透過率を有する透明導Ｔ′：Ｌ膜
が得られた。−例として基板３の温度が１００℃以下、
成膜速度６００Ａ／ｍｉｎ以上で良質の透明導電膜が再
現性良く製作することができた。この場合、膜特性は基
板３の棚類、材質等により、多少異なるが、νりえばン
ーダガラス上に前述した実施例で形成した膜厚的３００
Ｘの透明導電膜においては、シート抵抗約１００Ω／口
、波長５００ｎｍにおいて約ｆ３７％の光透過率が得ら
れた。
しながら、反応スパッタすることにより、低温度で再現
性良く、低抵抗、高光透過率を有する透明導Ｔ′：Ｌ膜
が得られた。−例として基板３の温度が１００℃以下、
成膜速度６００Ａ／ｍｉｎ以上で良質の透明導電膜が再
現性良く製作することができた。この場合、膜特性は基
板３の棚類、材質等により、多少異なるが、νりえばン
ーダガラス上に前述した実施例で形成した膜厚的３００
Ｘの透明導電膜においては、シート抵抗約１００Ω／口
、波長５００ｎｍにおいて約ｆ３７％の光透過率が得ら
れた。
なお、前述した実施例においては、基板３に印加する電
圧は＋２０Ｖの場合について説明したが、この値は装置
の形状や他の成膜パラメータ、飼えばターゲットへの入
力パワー、スパッタガス圧力。
圧は＋２０Ｖの場合について説明したが、この値は装置
の形状や他の成膜パラメータ、飼えばターゲットへの入
力パワー、スパッタガス圧力。
Ｏｌガス濃度等により異なり、適当に設定する必要があ
る。この値を大きくすると、良質の膜が得られる条件の
範囲は広がる傾向を示すが、ある値（前述した実施的で
は＋５０■）で頭打ちとなり、単に電子衝撃により基板
温度の上昇をきたすだけとなり適当でない。
る。この値を大きくすると、良質の膜が得られる条件の
範囲は広がる傾向を示すが、ある値（前述した実施的で
は＋５０■）で頭打ちとなり、単に電子衝撃により基板
温度の上昇をきたすだけとなり適当でない。
また、１）ｉｌ述した実施列においては、基板に正の直
流バイアスを印加し′ｆｃｉ′、Ｉ、合についてのみ説
明したが、父流でらっても屑仔の効果だ叫ｊられｔ０址
た、ターゲット−・の電力Ｏ供給ｔゴ流−汀を、用いて
も、高周波電源を用いても全く式しつかえない。
流バイアスを印加し′ｆｃｉ′、Ｉ、合についてのみ説
明したが、父流でらっても屑仔の効果だ叫ｊられｔ０址
た、ターゲット−・の電力Ｏ供給ｔゴ流−汀を、用いて
も、高周波電源を用いても全く式しつかえない。
また、前述した×施し１」においては、ターゲットにＩ
ｎ−５ｎ合金全用い北場合について説明したが、Ｉｎタ
ーゲットｔ Ｚｌｌターゲットあるいは５ｎ−８ｂ合金
ターゲットを用いた透明４電膜の製造にも全く同様の効
果を発註する。
ｎ−５ｎ合金全用い北場合について説明したが、Ｉｎタ
ーゲットｔ Ｚｌｌターゲットあるいは５ｎ−８ｂ合金
ターゲットを用いた透明４電膜の製造にも全く同様の効
果を発註する。
以上説明したように本発明による透明導電膜の製造方法
によれば、基板温度を上げずに透明導電膜を高速度で形
成することができ、また、基板温度を高温度に上げられ
ない耐熱性の小さい基板、飼えばプラスチック基板、偏
光板等ごても透明導電膜を低温就でかつ高速度でしかも
再現性良く容易に形成できるなどの極めて優れた効果が
得られる。
によれば、基板温度を上げずに透明導電膜を高速度で形
成することができ、また、基板温度を高温度に上げられ
ない耐熱性の小さい基板、飼えばプラスチック基板、偏
光板等ごても透明導電膜を低温就でかつ高速度でしかも
再現性良く容易に形成できるなどの極めて優れた効果が
得られる。
第４図は本発明による透明導電膜の製造方法の一列を説
明するためのスパッタリング装置の要部断面構成図、第
２図は基板に正のバイアスを印加した場合と印加しない
場合のヌパッタガス中のＯｓガス流量に対するシート抵
抗Ｏ変化を示すｑ″ＦＦ惟図る。 １・＠ｅ−スパンタ装置、２φ・・争基板ホルタ、 ３
−−・・基板、４働・嗜・ターゲット、５・・・ｅター
ゲットへの電力供給用直流電源、６・・・・基板バイア
ス用直流寛源。 、（（″・
明するためのスパッタリング装置の要部断面構成図、第
２図は基板に正のバイアスを印加した場合と印加しない
場合のヌパッタガス中のＯｓガス流量に対するシート抵
抗Ｏ変化を示すｑ″ＦＦ惟図る。 １・＠ｅ−スパンタ装置、２φ・・争基板ホルタ、 ３
−−・・基板、４働・嗜・ターゲット、５・・・ｅター
ゲットへの電力供給用直流電源、６・・・・基板バイア
ス用直流寛源。 、（（″・
Claims (1)
- ＡｒとＯ＿２との混合ガス中でＩｎ、Ｚｎ、Ｓｎ−Ｓｂ
合金あるいはＩｎ−Ｓｎ合金をスパッタリングして基板
上に透明導電膜を形成する透明導電膜の製造方法におい
て、アースに対して基板に正のバイアスを印加しながら
ターゲットをスパッタリングすることを特徴とした透明
導電膜の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18455484A JPS6164009A (ja) | 1984-09-05 | 1984-09-05 | 透明導電膜の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18455484A JPS6164009A (ja) | 1984-09-05 | 1984-09-05 | 透明導電膜の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6164009A true JPS6164009A (ja) | 1986-04-02 |
Family
ID=16155231
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18455484A Pending JPS6164009A (ja) | 1984-09-05 | 1984-09-05 | 透明導電膜の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6164009A (ja) |
-
1984
- 1984-09-05 JP JP18455484A patent/JPS6164009A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6164009A (ja) | 透明導電膜の製造方法 | |
| JPS61260505A (ja) | 透明導電膜の製造方法 | |
| JPH0370326B2 (ja) | ||
| JPS58165212A (ja) | 透明導電膜の形成方法 | |
| JPS6224505A (ja) | 光透過性導電膜の形成方法 | |
| JPS61176010A (ja) | 透明導電膜の製造方法 | |
| JP3281646B2 (ja) | 透明導電膜の製造方法 | |
| JPS63266063A (ja) | Ｉｔｏ膜作成方法 | |
| JPH1154457A (ja) | 堆積膜形成方法、配線形成方法及び配線形成基板の製造方法 | |
| RU698450C (ru) | Способ получени омического контакта | |
| GB773515A (en) | Improvements in and relating to thin layers with coloured light transmission for optical or decorative purposes | |
| JPS60160508A (ja) | 透明導電膜の形成方法 | |
| JPH0218395A (ja) | ニオブ酸リチウム単結晶の単一分域化方法 | |
| JPH0675236A (ja) | 薄膜形成方法 | |
| JPS5836490B2 (ja) | ハンドウタイハクマク ノ セイゾウホウホウ | |
| JPH0716033B2 (ja) | 非線形抵抗素子の製造方法 | |
| JPS5929304A (ja) | 透明導電膜の形成方法 | |
| JPS59193488A (ja) | 表示体用パネル基板の製造方法 | |
| JPH03236464A (ja) | 薄膜形成方法 | |
| JPH0658476B2 (ja) | 液晶表示素子用基板の製造方法 | |
| JPS5961138A (ja) | 半導体装置の製造方法 | |
| JP2624240B2 (ja) | 透明導電膜の形成方法 | |
| JPS62259426A (ja) | 薄膜形成方法 | |
| JPH0585897A (ja) | ニオブ酸リチウム単結晶の単一分域化方法 | |
| JPS6285428A (ja) | 半導体装置の製造方法 |