JPH0675236A - 薄膜形成方法 - Google Patents
薄膜形成方法Info
- Publication number
- JPH0675236A JPH0675236A JP22617692A JP22617692A JPH0675236A JP H0675236 A JPH0675236 A JP H0675236A JP 22617692 A JP22617692 A JP 22617692A JP 22617692 A JP22617692 A JP 22617692A JP H0675236 A JPH0675236 A JP H0675236A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film
- sputtering
- controlled
- film forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【構成】 スパッタリング中の加熱温度、スパッタガス
流量比、電極印加電力の内の少なくとも一つを変化させ
て、透明導電薄膜の厚さ方向の膜質を制御すること。 【目的】 薄膜あるいは半導体素子にプラズマダメージ
を与えることなく膜質を安定化することを目的とする。 【効果】 透明導電膜の厚さ方向のエッチングレートが
コントロールでき、パターンエッジのテーパー形状を任
意に選択できるため、マスクに忠実なパターニングが可
能となり微細化にも容易に対応できる。また、この導電
薄膜上に別の薄膜を積層する場合にもカバレージ性につ
いて特別な配慮は必要なく量産性に優れる。
流量比、電極印加電力の内の少なくとも一つを変化させ
て、透明導電薄膜の厚さ方向の膜質を制御すること。 【目的】 薄膜あるいは半導体素子にプラズマダメージ
を与えることなく膜質を安定化することを目的とする。 【効果】 透明導電膜の厚さ方向のエッチングレートが
コントロールでき、パターンエッジのテーパー形状を任
意に選択できるため、マスクに忠実なパターニングが可
能となり微細化にも容易に対応できる。また、この導電
薄膜上に別の薄膜を積層する場合にもカバレージ性につ
いて特別な配慮は必要なく量産性に優れる。
Description
【０００１】
【産業上の利用分野】本発明は、絶縁性透明基板のよう
な絶縁膜上に成膜され表示パネル等の透明電極として機
能する透明導電薄膜の形成方法に関するものである。
な絶縁膜上に成膜され表示パネル等の透明電極として機
能する透明導電薄膜の形成方法に関するものである。
【０００２】
【従来の技術】透明導電薄膜の成膜方法は従来より、光
透過率、比抵抗、密着力等の膜特性と比較的容易に大面
積化ができるという量産性とに優れたスパッタリング法
が広く用いられている。そして薄膜材料としてはＩＴＯ
（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）が一般的であ
る。具体的な成膜方法としては、ＩＴＯ金属酸化物をタ
ーゲットとして極少量の酸素を含んだアルゴン等の不活
性ガス雰囲気中でスパッタリンクされる方法と、ＩＴ金
属をターゲットとして酸素／アルゴン雰囲気中でＩＴ金
属を酸化反応させながらスパッタリングする方法とがあ
る。いずれの方法においても薄膜中に取り込まれるスパ
ッタガス中の酸素量と結晶状態とが膜質に大きく影響す
る。これらは成膜時の温度、酸素／アルゴン流量比、電
極印加電力に左右される。例えば、温度は高い方が酸化
反応が進み易く膜の透明性は上がるとともに結晶粒も大
きく成長するため比抵抗は低くなるというメリットがあ
る反面、エッチングレートが低下しパターニング性が悪
くなるというデメリットがある。
透過率、比抵抗、密着力等の膜特性と比較的容易に大面
積化ができるという量産性とに優れたスパッタリング法
が広く用いられている。そして薄膜材料としてはＩＴＯ
（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）が一般的であ
る。具体的な成膜方法としては、ＩＴＯ金属酸化物をタ
ーゲットとして極少量の酸素を含んだアルゴン等の不活
性ガス雰囲気中でスパッタリンクされる方法と、ＩＴ金
属をターゲットとして酸素／アルゴン雰囲気中でＩＴ金
属を酸化反応させながらスパッタリングする方法とがあ
る。いずれの方法においても薄膜中に取り込まれるスパ
ッタガス中の酸素量と結晶状態とが膜質に大きく影響す
る。これらは成膜時の温度、酸素／アルゴン流量比、電
極印加電力に左右される。例えば、温度は高い方が酸化
反応が進み易く膜の透明性は上がるとともに結晶粒も大
きく成長するため比抵抗は低くなるというメリットがあ
る反面、エッチングレートが低下しパターニング性が悪
くなるというデメリットがある。
【０００３】
【発明が解決しようとする課題】しかし、従来の成膜方
法でスパッタリング中の加熱温度、スパッタガス組成
比、電極印加電力等の成膜条件を一定のままでスパッタ
リングした場合では、成膜された薄膜の厚さ方向の膜質
は必ずしも一定とはならない。この理由は、スパッリン
グ中の雰囲気温度、特に基板温度が変化するためであ
る。つまり、スパッタリング開始直後において基板は加
熱設定温度に調温されているが、プラズマに晒されてい
るため経過時間とともに温度が上昇してしまうからであ
る。従って、一定条件下で成膜された薄膜中の酸素分率
もしくは結晶粒径は、スパッタリング開始から終了にか
けて増加していく傾向にあった。このため、エッチング
レートが厚さ方向に徐々に遅くなるので、パターンエッ
ジが図４に示すように逆テーパーとなっていた。する
と、ＩＴＯ膜上に積層されるパシベーション膜等のカバ
レージ性がＩＴＯパターンエッジにおいて問題となって
いた。
法でスパッタリング中の加熱温度、スパッタガス組成
比、電極印加電力等の成膜条件を一定のままでスパッタ
リングした場合では、成膜された薄膜の厚さ方向の膜質
は必ずしも一定とはならない。この理由は、スパッリン
グ中の雰囲気温度、特に基板温度が変化するためであ
る。つまり、スパッタリング開始直後において基板は加
熱設定温度に調温されているが、プラズマに晒されてい
るため経過時間とともに温度が上昇してしまうからであ
る。従って、一定条件下で成膜された薄膜中の酸素分率
もしくは結晶粒径は、スパッタリング開始から終了にか
けて増加していく傾向にあった。このため、エッチング
レートが厚さ方向に徐々に遅くなるので、パターンエッ
ジが図４に示すように逆テーパーとなっていた。する
と、ＩＴＯ膜上に積層されるパシベーション膜等のカバ
レージ性がＩＴＯパターンエッジにおいて問題となって
いた。
【０００４】この解決策として、基板加熱温度を予め高
く設定しておく方法が考えられた。しかし、この方法で
はプラズマ中の荷電粒子のエネルギーが増大するため、
基板上に形成された他の薄膜あるいは半導体素子等が受
けるプラズマダメージが問題となった。加えて、成膜さ
れた薄膜も一様に緻密になるので、エッチングレートが
低下するためエッチング時間が長くなり生産性が落ちる
ばかりか、ウェットエッチングの場合にはレジストの密
着性が確保できずパターニング性が極めて悪かった。こ
のため、フォトリソグラフィ、ウェットエッチングを２
回繰り返す必要があった。
く設定しておく方法が考えられた。しかし、この方法で
はプラズマ中の荷電粒子のエネルギーが増大するため、
基板上に形成された他の薄膜あるいは半導体素子等が受
けるプラズマダメージが問題となった。加えて、成膜さ
れた薄膜も一様に緻密になるので、エッチングレートが
低下するためエッチング時間が長くなり生産性が落ちる
ばかりか、ウェットエッチングの場合にはレジストの密
着性が確保できずパターニング性が極めて悪かった。こ
のため、フォトリソグラフィ、ウェットエッチングを２
回繰り返す必要があった。
【０００５】
【課題を解決するための手段】本発明の薄膜形成方法
は、ＩＴＯ金属酸化物あるいはＩＴ金属をターゲットと
してスパッタリング法にて透明導電薄膜を堆積する方法
において、スパッタリング中の基板表面温度あるいはプ
ラズマ発光強度をモニタリングし、その情報により加熱
温度、スパッタガス流量比、電極印加電力の内の少なく
とも一つを変化させて、透明導電薄膜の厚さ方向の膜質
を制御することを特徴とする。
は、ＩＴＯ金属酸化物あるいはＩＴ金属をターゲットと
してスパッタリング法にて透明導電薄膜を堆積する方法
において、スパッタリング中の基板表面温度あるいはプ
ラズマ発光強度をモニタリングし、その情報により加熱
温度、スパッタガス流量比、電極印加電力の内の少なく
とも一つを変化させて、透明導電薄膜の厚さ方向の膜質
を制御することを特徴とする。
【０００６】
【作用】本発明によれば、スパッタリング中の基板表面
温度あるいはプラズマ発光強度をモニタリングし、その
情報により加熱温度、スパッタガス流量比、電極印加電
力の内の少なくとも一つを変化させて、透明導電薄膜の
厚さ方向の膜質を制御することで、薄膜あるいは半導体
素子にプラズマダメージを与えることなく膜質を安定化
することができる。この結果、透明導電膜の厚さ方向の
エッチングレートがコントロールでき、パターンエッジ
のテーパー形状を任意に選択できるため、マスクに忠実
なパターニングが可能となり微細化にも容易に対応でき
る。また、この導電薄膜上に別の薄膜を積層する場合に
もカバレージ性について特別な配慮は必要なく量産性に
優れる。
温度あるいはプラズマ発光強度をモニタリングし、その
情報により加熱温度、スパッタガス流量比、電極印加電
力の内の少なくとも一つを変化させて、透明導電薄膜の
厚さ方向の膜質を制御することで、薄膜あるいは半導体
素子にプラズマダメージを与えることなく膜質を安定化
することができる。この結果、透明導電膜の厚さ方向の
エッチングレートがコントロールでき、パターンエッジ
のテーパー形状を任意に選択できるため、マスクに忠実
なパターニングが可能となり微細化にも容易に対応でき
る。また、この導電薄膜上に別の薄膜を積層する場合に
もカバレージ性について特別な配慮は必要なく量産性に
優れる。
【０００７】
【実施例】以下、本発明の実施例を図面を参照しつつ詳
細に説明する。
細に説明する。
【０００８】図１に本発明の薄膜形成装置を示す。真空
容器１内に、基板５と温度センサー１３とを支持する基
板ホルダー４が取り付けてある。基板ホルダー４内には
ヒーター８が組み込まれており温度コントローラー９に
より制御される。前記基板ホルダー４と平行してカソー
ド電極２が絶縁物１５を介して真空容器１に取り付けて
ある。カソード電極２上にはＩＴＯ金属酸化物あるいは
ＩＴ金属よりなるターゲット材３が取り付けられてい
る。前記カソード電極２には直流電源６が電源コントロ
ーラー７を介して接続してある。さらに、真空容器１に
は真空排気用の真空排気口１２、ガス導入口１０および
プラズマ発光強度センサー１４が設けてある。
容器１内に、基板５と温度センサー１３とを支持する基
板ホルダー４が取り付けてある。基板ホルダー４内には
ヒーター８が組み込まれており温度コントローラー９に
より制御される。前記基板ホルダー４と平行してカソー
ド電極２が絶縁物１５を介して真空容器１に取り付けて
ある。カソード電極２上にはＩＴＯ金属酸化物あるいは
ＩＴ金属よりなるターゲット材３が取り付けられてい
る。前記カソード電極２には直流電源６が電源コントロ
ーラー７を介して接続してある。さらに、真空容器１に
は真空排気用の真空排気口１２、ガス導入口１０および
プラズマ発光強度センサー１４が設けてある。
【０００９】処理方法は、まず真空排気口１２より真空
容器１内を真空排気する。所定の圧力に達したら、ガス
導入口１０よりガスコントローラー１１により制御され
た酸素とアルゴンを導入し、所定の圧力になるように図
示しない排気制御を行う。また、温度コントローラー９
で制御しながらヒーター８により基板５を加熱する。こ
の状態を保ちつつ直流電源６より電源コントローラー７
を介して直流電力をカソード電極２に印加する。プラズ
マの発生後は温度センサー１３にる基板表面温度あるい
はプラズマ発光強度センサー１４によるインジュウム等
の発光強度をモニタリングし、各パラメーターを一定あ
るいは所定の値にするために、ヒーター８に印加する電
流を温度コントローラー９で制御するか、あるいはスパ
ッタガス中の酸素／アルゴン混合比をガスコントローラ
ー１１で制御するか、あるいはカソード電極２に印加す
る電力を電源コントローラー７で制御する。
容器１内を真空排気する。所定の圧力に達したら、ガス
導入口１０よりガスコントローラー１１により制御され
た酸素とアルゴンを導入し、所定の圧力になるように図
示しない排気制御を行う。また、温度コントローラー９
で制御しながらヒーター８により基板５を加熱する。こ
の状態を保ちつつ直流電源６より電源コントローラー７
を介して直流電力をカソード電極２に印加する。プラズ
マの発生後は温度センサー１３にる基板表面温度あるい
はプラズマ発光強度センサー１４によるインジュウム等
の発光強度をモニタリングし、各パラメーターを一定あ
るいは所定の値にするために、ヒーター８に印加する電
流を温度コントローラー９で制御するか、あるいはスパ
ッタガス中の酸素／アルゴン混合比をガスコントローラ
ー１１で制御するか、あるいはカソード電極２に印加す
る電力を電源コントローラー７で制御する。
【００１０】次に表示パネル用の表示素子の形成方法に
ついて説明する。
ついて説明する。
【００１１】まず図２におけるガラス基板２１上にＣＶ
Ｄ法により多結晶シリコン薄膜２２を約１０００Åの厚
さに堆積させ、フォトリソグラフィにより所定の形状に
形成する。続いて、酸素雰囲気中で熱処理して多結晶シ
リコン薄膜２２の一部を酸化して約１０００Åの酸化膜
２３を形成する。その上に燐をドープした多結晶シリコ
ン薄膜２４をＣＶＤ法により約３０００Å堆積し、フォ
トリソグラフィにより所定のゲート電極形状に形成す
る。次いで、多結晶シリコン薄膜２２に多結晶シリコン
２４をマスクにして燐を２×１０15／ｃｍ2 ドープし、
ソース及びドレイン領域を形成する。その上に、層間絶
縁膜２５としてＳｉＯ2 膜をＣＶＤ法により堆積させ
る。次に、ソース及びドレイン領域にフォトリソグラフ
ィによりコンタクトホール２６、２７を開けた後、スパ
ッタリング法によりＩＴＯ膜を約１５００Å堆積させ、
フォトリソグラフィにより所定形状の透明電極２８を形
成し一方のコンタクトホール２６でスイッチング素子と
接続する。同様にスパッタリング及びフォトリソグラフ
ィにより厚さ約６０００ÅのＡｌ配線２９をもう一方の
コンタクトホール２７に接続する。最後にパシベーショ
ン膜３０としてＳｉＯ２膜をスパッタリングにより堆積
させる。
Ｄ法により多結晶シリコン薄膜２２を約１０００Åの厚
さに堆積させ、フォトリソグラフィにより所定の形状に
形成する。続いて、酸素雰囲気中で熱処理して多結晶シ
リコン薄膜２２の一部を酸化して約１０００Åの酸化膜
２３を形成する。その上に燐をドープした多結晶シリコ
ン薄膜２４をＣＶＤ法により約３０００Å堆積し、フォ
トリソグラフィにより所定のゲート電極形状に形成す
る。次いで、多結晶シリコン薄膜２２に多結晶シリコン
２４をマスクにして燐を２×１０15／ｃｍ2 ドープし、
ソース及びドレイン領域を形成する。その上に、層間絶
縁膜２５としてＳｉＯ2 膜をＣＶＤ法により堆積させ
る。次に、ソース及びドレイン領域にフォトリソグラフ
ィによりコンタクトホール２６、２７を開けた後、スパ
ッタリング法によりＩＴＯ膜を約１５００Å堆積させ、
フォトリソグラフィにより所定形状の透明電極２８を形
成し一方のコンタクトホール２６でスイッチング素子と
接続する。同様にスパッタリング及びフォトリソグラフ
ィにより厚さ約６０００ÅのＡｌ配線２９をもう一方の
コンタクトホール２７に接続する。最後にパシベーショ
ン膜３０としてＳｉＯ２膜をスパッタリングにより堆積
させる。
【００１２】このようにして形成した表示素子における
透明電極の成膜条件を以下に詳しく述べる。透明導電薄
膜の成膜は上記の装置を使用して行った。処理条件とし
てはガス中の酸素分率は１％、ガス圧は５ｍＴｏｒｒ、
電極には１．５Ｗ／ｃｍ２ の電力を印加した。この際
基板表面温度を２５０℃となるよう温度センサーと温度
コントローラーによりヒーター印加電流を制御し２分間
スパッタリングした。
透明電極の成膜条件を以下に詳しく述べる。透明導電薄
膜の成膜は上記の装置を使用して行った。処理条件とし
てはガス中の酸素分率は１％、ガス圧は５ｍＴｏｒｒ、
電極には１．５Ｗ／ｃｍ２ の電力を印加した。この際
基板表面温度を２５０℃となるよう温度センサーと温度
コントローラーによりヒーター印加電流を制御し２分間
スパッタリングした。
【００１３】上記のように成膜されたＩＴＯ膜を塩酸溶
液中で３分間ウェットエッチングした際のパターンエッ
ジは図３（ａ）に示すようなほぼ垂直形状であった。ま
た別の方法として、基板表面温度を３００℃から２００
℃まで段階的に変化させ、他の条件は上記と同一として
成膜したＩＴＯ膜のエッチング後のパターンエッジは図
３（ｂ）に示すような順テーパー形状であった。
液中で３分間ウェットエッチングした際のパターンエッ
ジは図３（ａ）に示すようなほぼ垂直形状であった。ま
た別の方法として、基板表面温度を３００℃から２００
℃まで段階的に変化させ、他の条件は上記と同一として
成膜したＩＴＯ膜のエッチング後のパターンエッジは図
３（ｂ）に示すような順テーパー形状であった。
【００１４】尚、基板温度を一定または段階的にコント
ロールするためにヒーター印加電流を変化させる代わり
に、電極印加電力を変化させた場合、あるいはプラズマ
中のインジュウムの発光強度を一定あるいは段階的にコ
ントロールするために、酸素／アルゴン混合比を変化さ
せた場合についても上記同様、図３（ａ）、（ｂ）に示
すようなパターンエッジ形状が得られた。
ロールするためにヒーター印加電流を変化させる代わり
に、電極印加電力を変化させた場合、あるいはプラズマ
中のインジュウムの発光強度を一定あるいは段階的にコ
ントロールするために、酸素／アルゴン混合比を変化さ
せた場合についても上記同様、図３（ａ）、（ｂ）に示
すようなパターンエッジ形状が得られた。
【００１５】
【発明の効果】以上述べたように本発明によれば、スパ
ッタリング中の加熱温度、スパッタガス流量比、電極印
加電力の内の少なくとも一つを変化させて、透明導電薄
膜の厚さ方向の膜質を制御することにより、薄膜あるい
は半導体素子にプラズマダメージを与えることなく膜質
を安定化することができる。この結果、透明導電膜の厚
さ方向のエッチングレートがコントロールでき、パター
ンエッジのテーパー形状を任意に選択できるため、マス
クに忠実なパターニングが可能となり微細化にも容易に
対応できるという効果を有する。また、この導電薄膜上
に別の薄膜を積層する場合にもカバレージ性について特
別な配慮は必要なく量産性に優れる。
ッタリング中の加熱温度、スパッタガス流量比、電極印
加電力の内の少なくとも一つを変化させて、透明導電薄
膜の厚さ方向の膜質を制御することにより、薄膜あるい
は半導体素子にプラズマダメージを与えることなく膜質
を安定化することができる。この結果、透明導電膜の厚
さ方向のエッチングレートがコントロールでき、パター
ンエッジのテーパー形状を任意に選択できるため、マス
クに忠実なパターニングが可能となり微細化にも容易に
対応できるという効果を有する。また、この導電薄膜上
に別の薄膜を積層する場合にもカバレージ性について特
別な配慮は必要なく量産性に優れる。
【図１】 本発明の薄膜形成装置を示した説明図。
【図２】 本発明の表示素子の断面構造を示した説明
図。
図。
【図３】 本発明の透明電極のパターンエッジ断面構造
を示した説明図。
を示した説明図。
【図４】 従来の透明電極のパターンエッジ断面構造を
示した説明図。
示した説明図。
１ 真空容器 ２ カソード電極 ３ ターゲット材 ４ 基板ホルダー ５ 基板 ６ 直流電源 ７ 電源コントローラー ８ ヒーター ９ 温度コントローラー １０ ガス導入口 １１ ガスコントローラー １２ 排気口 １３ 温度センサー １４ プラズマ発光強度センサー １５ 絶縁物 ２１ ガラス基板 ２２ シリコン薄膜 ２３ ゲート酸化膜 ２４ ゲート電極 ２５ 層間絶縁膜 ２６ コンタクトホール ２７ コンタクトホール ２８ 透明電極 ２９ 配線 ３０ パシベーション膜
Claims (3)
- 【請求項１】 金属酸化物あるいは金属をターゲットと
してスパッタリング法により透明導電薄膜を所定の厚さ
に堆積する薄膜形成方法において、スパッタリング中の
成膜条件を段階的に変化させ、金属酸化物からなる透明
導電薄膜の厚さ方向の膜質を一定あるいは変化させるこ
とを特徴とする薄膜形成方法。 - 【請求項２】 スパッタリング中の加熱温度、スパッタ
ガス流量比、電極印加電力の内の少なくとも一つを変化
させて、透明導電薄膜の厚さ方向の膜質を制御すること
を特徴とする請求項１記載の薄膜形成方法。 - 【請求項３】 スパッタリング中の基板表面温度とプラ
ズマ発光強度の内の少なくとも一方をモニタリングし、
その情報により成膜条件を変化させることを特徴とする
請求項１記載の薄膜形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22617692A JPH0675236A (ja) | 1992-08-25 | 1992-08-25 | 薄膜形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22617692A JPH0675236A (ja) | 1992-08-25 | 1992-08-25 | 薄膜形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0675236A true JPH0675236A (ja) | 1994-03-18 |
Family
ID=16841080
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22617692A Pending JPH0675236A (ja) | 1992-08-25 | 1992-08-25 | 薄膜形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0675236A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108570647A (zh) * | 2017-03-14 | 2018-09-25 | 佳能株式会社 | 反应性溅射装置和反应性溅射方法 |
-
1992
- 1992-08-25 JP JP22617692A patent/JPH0675236A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108570647A (zh) * | 2017-03-14 | 2018-09-25 | 佳能株式会社 | 反应性溅射装置和反应性溅射方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100513612B1 (ko) | 인듐 주석 산화막의 제조 방법 | |
| JP3766453B2 (ja) | 透明導電膜およびその製造方法 | |
| US4842705A (en) | Method for manufacturing transparent conductive indium-tin oxide layers | |
| JPH0317909A (ja) | 酸化物導電膜の成膜加工方法 | |
| US5264077A (en) | Method for producing a conductive oxide pattern | |
| JP2001189114A (ja) | 透明電極の製造方法 | |
| JP2001135149A (ja) | 酸化亜鉛系透明電極 | |
| JPH0675236A (ja) | 薄膜形成方法 | |
| JPH0779003A (ja) | 半導体素子の製法 | |
| JP3229610B2 (ja) | Ｉｔｏ電極の作製方法 | |
| JP2628591B2 (ja) | 透明導電膜の形成方法 | |
| JP2941086B2 (ja) | 透明電極 | |
| JPH0723532B2 (ja) | 透明導電膜の形成方法 | |
| JP2002352627A (ja) | 酸化インジウム錫薄膜およびその製造方法、液晶表示素子 | |
| JPH07106614A (ja) | 半導体素子の製法 | |
| JPH0736453B2 (ja) | 金属−絶縁物−金属型素子 | |
| JP2933351B2 (ja) | 半導体素子の製造方法 | |
| JP2624240B2 (ja) | 透明導電膜の形成方法 | |
| JP2604850B2 (ja) | スパッタ装置および薄膜製造方法 | |
| JPH07311393A (ja) | 非線形駆動素子を用いた液晶表示装置 | |
| JPH06326062A (ja) | 薄膜のドライエッチング方法 | |
| JPS63909A (ja) | 透明導電膜の形成方法 | |
| JPS61260505A (ja) | 透明導電膜の製造方法 | |
| JPH06318577A (ja) | 薄膜のエッチング方法 | |
| JPH0784288A (ja) | 調光窓ガラス及びその製造方法 |