JPS6160135A - 割込制御装置 - Google Patents
割込制御装置Info
- Publication number
- JPS6160135A JPS6160135A JP18219284A JP18219284A JPS6160135A JP S6160135 A JPS6160135 A JP S6160135A JP 18219284 A JP18219284 A JP 18219284A JP 18219284 A JP18219284 A JP 18219284A JP S6160135 A JPS6160135 A JP S6160135A
- Authority
- JP
- Japan
- Prior art keywords
- input
- output
- ioc
- software
- state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は割込制御装置に係り、特にシステムのft十げ
時の入出力]ント[1−ラからの割込み白山度を高めた
割込制御装置に関Jる。
時の入出力]ント[1−ラからの割込み白山度を高めた
割込制御装置に関Jる。
従来から、マイクロ]ンピコータシステムでla、添イ
」図面の第2図に示す如く、システムバスS Bに対し
てバスインターフェースDIを介してマイクロ]ンピコ
ータCPUを接続して入出カフ1ンl−ローラIOCを
構成づると其に、システムコントロールプロセツサ5C
1)をシステムバスSBに接続している。
」図面の第2図に示す如く、システムバスS Bに対し
てバスインターフェースDIを介してマイクロ]ンピコ
ータCPUを接続して入出カフ1ンl−ローラIOCを
構成づると其に、システムコントロールプロセツサ5C
1)をシステムバスSBに接続している。
このように構成されたマイクロコンピー1−タシステム
にいて、電源の立上げ後にシステム11ン1〜ロールプ
ロレツ()SCPに対して入出カー=Iン1〜II−ラ
IOCから何らかのアゾンジョン割込みをかけIこい要
求が発生した場合には、でれはソノi〜つエアの起動後
に何らかのコマンドを受番プ付けた後にのみ可能となる
。つまり、ラフ1〜ウエアが立上るより以前のアテンシ
ョン割込みは無視されるか、または異常割込として正常
なシステムの立上げ動作の障害となってしまう。
にいて、電源の立上げ後にシステム11ン1〜ロールプ
ロレツ()SCPに対して入出カー=Iン1〜II−ラ
IOCから何らかのアゾンジョン割込みをかけIこい要
求が発生した場合には、でれはソノi〜つエアの起動後
に何らかのコマンドを受番プ付けた後にのみ可能となる
。つまり、ラフ1〜ウエアが立上るより以前のアテンシ
ョン割込みは無視されるか、または異常割込として正常
なシステムの立上げ動作の障害となってしまう。
従ってソフトウェアが先に立上って]マントを出した時
には、入出力コントローラIOCで割込みを受り付ける
ためには入出力コントローラ10Gはレディ状態になっ
ている必要があり、そうでないと入出力コントローラI
OCは使用不可能との判断の下に再コマンドの送出はな
されない。
には、入出力コントローラIOCで割込みを受り付ける
ためには入出力コントローラ10Gはレディ状態になっ
ている必要があり、そうでないと入出力コントローラI
OCは使用不可能との判断の下に再コマンドの送出はな
されない。
つまり、従来のマイクロコンピュータシステムにおい、
では、システムコントロールプロ[ツサSCPにJ:る
ソフトウェアの立上りと入出力]ンI〜〇−ラIOCの
立上げのタイミングを厳密に制御する必要があった。
では、システムコントロールプロ[ツサSCPにJ:る
ソフトウェアの立上りと入出力]ンI〜〇−ラIOCの
立上げのタイミングを厳密に制御する必要があった。
本発明は上記従来技術の問題点を解消するためになされ
たもので、ソフトウェアの立上りと入出力コントローラ
の立上りのタイミング合せを不要とし、入出力コントロ
ーラのマイクロコンビコータに対する電源を独立にオン
・オフ可能とすることにより、システムの自由度を向上
し得るようにした割込制御装置を提供することを目的と
する。
たもので、ソフトウェアの立上りと入出力コントローラ
の立上りのタイミング合せを不要とし、入出力コントロ
ーラのマイクロコンビコータに対する電源を独立にオン
・オフ可能とすることにより、システムの自由度を向上
し得るようにした割込制御装置を提供することを目的と
する。
上記目的を達成するため本発明は、ソフトウェアにより
入出力部に対する入出力命令を実行するシステムコント
1]−ル手段と、入出力部が使用可能であるか否かをセ
ットするレジスタと、システムコントロール手段からの
レジスタに対する読取りコマンドを検出するデコーダと
、システムクリア時にリセットされ、デコーダ出力によ
りセットされるフリップフ1]ツブ等の状態保持手段と
、レジスタに対して人出力部の使用可否の状態を設定す
ると共に状態保持手段(フリップフロップ)の状態に基
いてシステムコントロール手段に対して割込みをかりる
入出力コン1−ロール手段とを備える割込制御装置を提
供するものである。
入出力部に対する入出力命令を実行するシステムコント
1]−ル手段と、入出力部が使用可能であるか否かをセ
ットするレジスタと、システムコントロール手段からの
レジスタに対する読取りコマンドを検出するデコーダと
、システムクリア時にリセットされ、デコーダ出力によ
りセットされるフリップフ1]ツブ等の状態保持手段と
、レジスタに対して人出力部の使用可否の状態を設定す
ると共に状態保持手段(フリップフロップ)の状態に基
いてシステムコントロール手段に対して割込みをかりる
入出力コン1−ロール手段とを備える割込制御装置を提
供するものである。
(発明の実施例)
以下、添伺図面の第1図を参照して本発明の−−3一
実施例を説明する。
第1図は同実施例に係る割込制all装置のブロック図
である。図示の如く、バスインターフェースBlはシス
テムコント0−ルプロセッ#jS CPとマイクロコン
ピュータCPUとの間のデータを一時保管する入出力レ
ジスタ2と、システムコンI〜ロールプロセッサSCP
から入出力レジスタ2へのリード要求を検出し、レジス
タリードアウト信号REGRDOを発生するデコーダ3
と、電源投入時等に図示しない手段にり送出されるシス
テムクリア信号P CL−ROによりセットされ、レジ
スタリードアウト信号REGRDOのアクティブにJ:
リセットしてセット信号RDYIを発生するフリップフ
ロップ(状態保持手段)4と、マイクロコンピュータC
PUが7リツプフロツプ4のセット信号RDY1を含む
ステータスを読み取るために必要なバッファ5とによっ
て構成される。なお状態保持手段は実施例のようなフリ
ップフロップに限らず、2つの状態を設定し保持1゛る
ものであればいかなるものであってもよい。
である。図示の如く、バスインターフェースBlはシス
テムコント0−ルプロセッ#jS CPとマイクロコン
ピュータCPUとの間のデータを一時保管する入出力レ
ジスタ2と、システムコンI〜ロールプロセッサSCP
から入出力レジスタ2へのリード要求を検出し、レジス
タリードアウト信号REGRDOを発生するデコーダ3
と、電源投入時等に図示しない手段にり送出されるシス
テムクリア信号P CL−ROによりセットされ、レジ
スタリードアウト信号REGRDOのアクティブにJ:
リセットしてセット信号RDYIを発生するフリップフ
ロップ(状態保持手段)4と、マイクロコンピュータC
PUが7リツプフロツプ4のセット信号RDY1を含む
ステータスを読み取るために必要なバッファ5とによっ
て構成される。なお状態保持手段は実施例のようなフリ
ップフロップに限らず、2つの状態を設定し保持1゛る
ものであればいかなるものであってもよい。
次に、第1図に示す実施例の動作を説明づる。
システムが起動すると、先ず入出力コントローラ10C
が使用可能な状態にあるか否かを調べるために、ソフト
ウェアによる入出力命令を実行するためのシステムコン
トロールプロセツサSCPから入出力レジスタ2のリー
ドコマンドが送出される。この]マントはデコーダ3に
より判別され、レジスタリードアウト信号R1ヨGRD
Oがアクティブとなり、フリップフロップ4がセットし
て、セット信号RDY1がアクティブとなる。
が使用可能な状態にあるか否かを調べるために、ソフト
ウェアによる入出力命令を実行するためのシステムコン
トロールプロセツサSCPから入出力レジスタ2のリー
ドコマンドが送出される。この]マントはデコーダ3に
より判別され、レジスタリードアウト信号R1ヨGRD
Oがアクティブとなり、フリップフロップ4がセットし
て、セット信号RDY1がアクティブとなる。
この時、入出力コントローラIOCのマイクロコンピュ
ータCP Uが、既に立上っており、レディ状態にある
場合(使用可能状態にある場合)には、システムコント
ロールブロセツ4jSCPは必要情報を入出力レジスタ
2に書き込んだ後で起動コマンドを発生し、マイク[1
コンビコータCPUに対する割込みがかIプられる。
ータCP Uが、既に立上っており、レディ状態にある
場合(使用可能状態にある場合)には、システムコント
ロールブロセツ4jSCPは必要情報を入出力レジスタ
2に書き込んだ後で起動コマンドを発生し、マイク[1
コンビコータCPUに対する割込みがかIプられる。
一方、マイクロコンピュータCP tJが雷3京オフ等
の理由でレディ状態になかった場合には、システムコン
トロールブロセツザSCPはこの入出力]]ンl−〇−
ラIOが使用不可能と判断し、これに対処するソフトウ
ェアを実行する。入出力命令が成立した場合はラフ1〜
ウエアはこれに対する終了割込みを持ち、不成立の場合
は入出力=1ン1〜r]−ラIOCが使用不可であると
判断し、入出力]トンローラIOCからパワーアップア
テンションの割込みがかかるまではこの入出力コントロ
ーラ10Cをアクセスしない、。
の理由でレディ状態になかった場合には、システムコン
トロールブロセツザSCPはこの入出力]]ンl−〇−
ラIOが使用不可能と判断し、これに対処するソフトウ
ェアを実行する。入出力命令が成立した場合はラフ1〜
ウエアはこれに対する終了割込みを持ち、不成立の場合
は入出力=1ン1〜r]−ラIOCが使用不可であると
判断し、入出力]トンローラIOCからパワーアップア
テンションの割込みがかかるまではこの入出力コントロ
ーラ10Cをアクセスしない、。
次に、マイクロコンピュータCPU側の電源がオンされ
動作可能な状態なると、マイクロコンビコータCP L
Jはフリップフロップ40セツト信号RDYIをヂエッ
クする。このセット信号RDY1がアクディプならば、
システムコントロールプロツセッ’tSCP側はアテン
ション割込みを受【プ付けられるので、システム]ント
ロールプロセッ!t−3CPに対してパワーアップアテ
ンションの割込みをか(jる。一方、フリップフロップ
4のセット信号RDY1がインアクティブならば、シス
テムコントロールプロセッサSCP側のソフトウェアは
立−1っていないので、マイクロコンピュータOI)
jJは入出力レジスタ2の初1lIl設定を行ない、シ
スデl\]ン1−[]−ルブロセツリS CPからの入
出力命令が受tす入れられるJ:う4丁厚備動作を行な
う。
動作可能な状態なると、マイクロコンビコータCP L
Jはフリップフロップ40セツト信号RDYIをヂエッ
クする。このセット信号RDY1がアクディプならば、
システムコントロールプロツセッ’tSCP側はアテン
ション割込みを受【プ付けられるので、システム]ント
ロールプロセッ!t−3CPに対してパワーアップアテ
ンションの割込みをか(jる。一方、フリップフロップ
4のセット信号RDY1がインアクティブならば、シス
テムコントロールプロセッサSCP側のソフトウェアは
立−1っていないので、マイクロコンピュータOI)
jJは入出力レジスタ2の初1lIl設定を行ない、シ
スデl\]ン1−[]−ルブロセツリS CPからの入
出力命令が受tす入れられるJ:う4丁厚備動作を行な
う。
なお、システl\]ント11−ルプロセツ4ノSC[)
は入出力]ン1−ローラTOCからのパワーアップアテ
ンションの割込みを受tJ (j l:Jると、それま
で入出力コン1へ1]−ラTOCに対して送出していた
]マントを全てキャンヒルし、強制終rさUる。
は入出力]ン1−ローラTOCからのパワーアップアテ
ンションの割込みを受tJ (j l:Jると、それま
で入出力コン1へ1]−ラTOCに対して送出していた
]マントを全てキャンヒルし、強制終rさUる。
これは、人出力コントローラIOCが]マント実行中に
電源を落されても、次の立上げ時にリカバリ出来るよう
にり°るためである。
電源を落されても、次の立上げ時にリカバリ出来るよう
にり°るためである。
上述の如き制御結果、人出力]ンl〜日−ラ10 Gの
マイク[1]ンビユークCPUがシステムコン1〜[1
−ルプロレッリSCPと別電源で動作している場合で6
1フリツプフロツプ4のレット信号RDY1のフラグを
ヂエックするのみで、アテンション割込みを発生させる
ことができるか否か判断することが可能である。
マイク[1]ンビユークCPUがシステムコン1〜[1
−ルプロレッリSCPと別電源で動作している場合で6
1フリツプフロツプ4のレット信号RDY1のフラグを
ヂエックするのみで、アテンション割込みを発生させる
ことができるか否か判断することが可能である。
(発明の効果)
以上の如く本発明によれば、システムコントロールプロ
セッサ側のラフ1−ウェアの立上りシーケンスと入出力
]ントローラ側のマイクロコンビコータの立上りシーケ
ンスの間に必ずしも同期関係を持たせる必要がなくなり
、従って人出力コントローラ側ではその立上げ時にシス
テムコントロールプロセッサ側の動作に留意する事なく
、必要なだけのウオーミングアツプ動作や事故判断動作
を実m−y−る事が出来るので、システムの自由度が拡
がり、更にマイクロプロセッサを物理的に分離して別電
源、別筐体とする事も出来るので、設置上の柔軟性に優
れた割込制御装置を実現することができる。
セッサ側のラフ1−ウェアの立上りシーケンスと入出力
]ントローラ側のマイクロコンビコータの立上りシーケ
ンスの間に必ずしも同期関係を持たせる必要がなくなり
、従って人出力コントローラ側ではその立上げ時にシス
テムコントロールプロセッサ側の動作に留意する事なく
、必要なだけのウオーミングアツプ動作や事故判断動作
を実m−y−る事が出来るので、システムの自由度が拡
がり、更にマイクロプロセッサを物理的に分離して別電
源、別筐体とする事も出来るので、設置上の柔軟性に優
れた割込制御装置を実現することができる。
第1図は本発明の一実施例のブロック図、第2図は従来
のマイクロコンピュータシステムの一例の構成を示すブ
ロック図である。 3 CP・・・シスiム゛コントロールプロ[ツリ、S
B・・・システムバス、IOC・・・入出カニ1ンl−
r−1−ラ、CPU・・・マイクロコンビコータ、Bl
・・・バスインターフェース、2・・・入出力レジスタ
、3・・・デコーダ、4・・・フリツプフ[1ツブ、5
・・・バッファ。
のマイクロコンピュータシステムの一例の構成を示すブ
ロック図である。 3 CP・・・シスiム゛コントロールプロ[ツリ、S
B・・・システムバス、IOC・・・入出カニ1ンl−
r−1−ラ、CPU・・・マイクロコンビコータ、Bl
・・・バスインターフェース、2・・・入出力レジスタ
、3・・・デコーダ、4・・・フリツプフ[1ツブ、5
・・・バッファ。
Claims (1)
- 【特許請求の範囲】 1、ソフトウェアにより入出力部に対する入出力命令を
実行するシステムコントロール手段と、前記入出力部が
使用可能であるか否かをセットするレジスタと、前記シ
ステムコントロール手段からの前記レジスタに対する読
取りコマンドを検出するデコーダと、システムクリア時
に第1の状態にセットされデコーダ出力により第2の状
態にセットされる状態保持手段と、前記レジスタに対し
て前記入出力部の使用可否の状態を設定すると共に前記
状態保持手段の状態に基いて前記システムコントロール
手段に対して割込みをかける入出力コントロール手段と
を備える割込制御装置。 2、前記システムコントロール手段および入出力コント
ロール手段は個別に電源のオン、オフ制御を受けるよう
にした特許請求の範囲第1項記載の割込制御装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18219284A JPS6160135A (ja) | 1984-08-31 | 1984-08-31 | 割込制御装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18219284A JPS6160135A (ja) | 1984-08-31 | 1984-08-31 | 割込制御装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6160135A true JPS6160135A (ja) | 1986-03-27 |
Family
ID=16113945
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP18219284A Pending JPS6160135A (ja) | 1984-08-31 | 1984-08-31 | 割込制御装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6160135A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2008093526A1 (ja) * | 2007-01-30 | 2010-05-20 | 株式会社小松製作所 | 差圧センサ |
-
1984
- 1984-08-31 JP JP18219284A patent/JPS6160135A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2008093526A1 (ja) * | 2007-01-30 | 2010-05-20 | 株式会社小松製作所 | 差圧センサ |
JP4920047B2 (ja) * | 2007-01-30 | 2012-04-18 | 株式会社小松製作所 | 差圧センサ |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0552873B1 (en) | Modifying system configuration in a computer system | |
JPS61156338A (ja) | マルチプロセツサシステム | |
JPS59200327A (ja) | 周辺装置の制御方式 | |
ITTO980869A1 (it) | Elaboratore con sistema per predisporre un record di avviamento con partizione modificabile del dispositivo di memoria. | |
JPS62184544A (ja) | 仮想計算機システム | |
JPH0644094A (ja) | 代替システム制御装置のエラーを検出するコンピュータ・システム | |
JPH0232659B2 (ja) | ||
JPS6160135A (ja) | 割込制御装置 | |
JPS5854418A (ja) | 割込み処理方式 | |
JPH07175665A (ja) | 入出力割込制御回路 | |
JPS58168121A (ja) | 停電復電処理方式 | |
JPH0219494B2 (ja) | ||
JPS59112325A (ja) | 電子計算機システム | |
JPH0149984B2 (ja) | ||
JPH0658659B2 (ja) | プロセッサ間の割込み制御方法 | |
JPS6243408Y2 (ja) | ||
JPS62140145A (ja) | 仮想計算機システム | |
JPS6227855A (ja) | 初期プログラム・ロ−デイング固定記憶装置削除方式 | |
JPS5914063A (ja) | マイクロコンピユ−タのスタ−トアツプ方式 | |
JPS63165951A (ja) | 共通メモリ保護方式 | |
JPS61143862A (ja) | インタ−フエ−ス制御方式 | |
JPS61245244A (ja) | 仮想計算機システムにおける入出力割込通知方式 | |
JPS6355094B2 (ja) | ||
JPH03294923A (ja) | 情報処理装置 | |
JPS626336A (ja) | コンピユ−タシステム |