JPS6155751A - 中央制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、マイクロプロセッサを用いた装置の制御系の
障害発生の防止および障害検出手段に関する。

〔従来の技術〕

従来例実時間割込プログラム処理（以下クロックレベル
処理という。）無限ループ障害検出装置を第５図、第６
図および第７図に基づいて説明する。まず定時割込回路
０１によりクロックレベルｉ！′＋１込中央処制御回路
０３に発生（ステップＳｌ）すると中央制御装置、０３
によりアウト命令回路０４を介してカウンタ０２がクリ
アされる（ステップＳ２）。

次に中央制御装置０３は各種クロックレベル処理（ステ
ップＳ３）の終了後に非実時間プログラム処理（以下、
ベースレベル処理という。）に復帰する（ステップＳ４
）、ここで、クロックレベル処理が異常に長くなり、こ
のために定時割込回路０１によるクロックレベル割込が
中央制御回路０３に受付けられない時間がカウンタ０２
のカウントアウトする時間を超過する場合には、クロッ
クレベル無限ループが検出されたと判断され、中央制御
装置０３に対し強制割込が行われる（ステ・ツブ３５）
。

また同時に異常検出回路０５が起動される。中央制御装
置０３でクロックレベル無限ループ検出が認識されると
カウンタ０２がクリアされる。（ステップ３６）。一定
時間内に許容回数以上検出されれば（ステップ５７）、
初期設定ルーチンへ移行しくステップ３１０）、また許
容回数以下であれば障害登録のみが行われ（ステップＳ
８）、強制割込処理を終了して割込時点の処理に復帰す
る（ステップ５９）。また異常検出回路０５は一定時間
内に許容回数以上起動されるとこの状態を異常事態とみ
なしてハードウェアにより中央制御回路０３をリセット
し、初期設定を行う回路である。ただし、この機能はプ
ログラムによりアウト命令回路０４を介して異常検出回
路０５をクリアすることで、動作させないこともできる
。

〔発明が解決しようとする問題点〕

このような従来例装置では、クロックレベル処理が増加
し、処理時間が異常に長くなった場合にプログラムによ
りプログラム処理が１ｊＺ　緊状態であることを事前に
察知することが困難になり、端末装置からの突然の強制
割込発生の時点で認識することになる。この時点ではす
でにクロックレベル無限ループが検出されて障害状態に
ある。このようにクロックレベル処理およびベースレベ
ル処理の存効的調整が行えず、またクロックレベル処理
の増加によるクロックレベル無限ループ検出障害を未然
に防止することが不可能である欠点があった。

本発明はこのような欠点を解決し、クロックレベル処理
の有効調整を行うことによりクロックレベル処理無限ル
ープ障害の発生を未然に防止できる装置を提供すること
を目的とする。

〔問題点を解決するための手段〕

本発明は、実時間割込プログラム処理を行うマイクロプ
ロセッサと、この処理に要した時間と設定された基準時
間とを比較して、前記処理に要した時間がこの基準時間
を越えることにより無限ループ突入を検出する手段とを
含む中央制御装置で、前述の問題点を解決するため手段
として、上記実時間割込プログラム処理量の増減を検出
する検出手段と、この検出手段の出力に応じ、上記基準
時間の値を設定変更する手段とを備えたことを特徴とす
る。

〔作用〕

上記実時間割込プログラム処理量が増加して、上記マイ
クロプロセッサの処理時間が異常に長（なることを上記
検出手段で事前に察知し、上記無限ループ突入検出手段
の時間闇値を調整して実時間処理無限ループ障害の発生
を未然に防止する。

〔実施例〕

以下、本発明実施例装置を図面に基づいて説明する。

第１図は本発明第一実施例装置の構成を示すブロック構
成図である。第２図は、この実施例装置の動作を説明す
るフローチャートである。第３図は、本発明第二実施例
装置の構成を示すブロック構成図である。第４図は、こ
の実施例装置の動作を説明するフローチャートである。

まず、第一実施例装置の構成を第１図に基づいて説明す
る。この実施例装置は、定時割込回路１１と、カウンタ
１２と、中央制御装置１３と、アウト命令回路１４と、
異常検出回路１５と、セレクタ１６と、イン命令回路１
７と、ラッチレジスタ１８とを備える。

ここでランチレジスタ１日は読込み後に自動リセットす
るレジスタである。

定時割込回路１１のクロック入力は図示されていないク
ロック源に接続され、定時割込回路１１の出力は中央制
御装置１３の第一の入力に接続され、中央制御装置１３
の出力はアウト命令回路１４の入°力およびイン命令回
路１７の第一の入力に接続される。

セレクタ１６の第一の入力は図示されていない外部の高
い周波数信号の信号源に接続され、中央制御装置１３の
出力はアウト命令回路１４の入力およびイン命令回路１
７の第一の入力に接続される。セレクタ１６の第一の人
力は図示されていない外部の高い周波数信号の信号源に
接続され、セレクタ１６の第二の入力は図示されていな
い外部の低い周波数信号の信号源に接続される。セレク
タ１６の第三の入力はアウト命令回路１４の第一の出力
に接続され、セレクタ１６の出力はカウンタ１２のクロ
ック信号入力に接続される。イン命令回路１７の第一の
出力はカウンタ１２のクリア入力およびラッチレジスタ
１日の第二の人力に接続される。カウンタ１２の第一の
出力はラッチレジスフ１８の第一の入力に接続され、ラ
ッチレジスタ１日の出力はイン命令カウンタ１７の第二
の人力に接続される。イン命令回路１７の第二の出力は
中央制御装置１３の第二の人力に接続される。カウンタ
１２の第二の出力は異常検出回路１５の第一の入力およ
び中央制御装置１３の第三の人力に接続される。アウト
命令回路１４の第二の出力は異常検出回路１５の第二の
入力に接続され、異常検出回路１５の出力は中央制御装
置１３の第四の入力に接続される。

次に、第一実施例装置の動作を第１図および第２図に基
づいて説明する。

まず、定時割込回路１１の動作によりクロックレベル割
込が中央制御装置１３に発生する（ステップ５１１）。

次にラッチレジスタ１′８の内容がイン命令回路１７を
介して中央制御装置１３に読取られ、またカウンタ１２
およびイン命令回路１７がクリアされる（ステップ５１
２）。中央制御装置１３で、この読取られた情報に基づ
きクロックレベル処理が増加していることが検出された
場合には、アウト命令回路１４を介して、セレクタ１６
が動作し低い周波数信号ＣＰＣＬが選択され（ステップ
３１８）、ひきつづきクロックレベル処理過負荷フラグ
が設定され（ステップ５１９）、これにより重要度の高
いクロックレベル処理が中央制御装置１３で実行され、
このクロ７クレベル処理の終了後にベースレベル処理に
復帰する（スッテプ５１７）。一方、中央制御装置１３
で、クロックレベル処理が増加していないことが検知さ
れた場合には、セレクタ１６で高い周波数信号ＣＰＣＨ
が選択され（ステップＳ　１３）、ひきつづきクロック
レベル処理過負荷フラグがクリアされ（ステップ５１４
）、まず重要度の低いクロックレベル処理が中央制御袋
？１ｆ１３で実行され（ステップ５１５）、その後に、
重要度の高いクロックレベル処理が実行され（ステップ
５１６）、このクロックレベル処理の終了後にベースレ
ベル処理に復帰する（ステップ５１７）。

なお、ベースレベル処理の実行中に、クロックレベル処
理過負荷フラグが設定された場合には、重要度の高い処
理が実行され、重要度の低い処理は行われない。

また、クロックされた処理が増加しているかどうかの判
定およびクロックレベル処理が無限ループ状態であるか
どうかの判定はカウンタ１２で実行され、その計数する
パルス数は前者の場合は減少させ、また、後者の場合は
増加させる。

また、クロックレベル処理の実行中にもかかわらず、定
時割込回路１１によるクロックレベル割込が中央制御装
置１３で受付けられない時間が、カウンタ１２にクロッ
クレベル処理無限ループ状態を示す計数がカウントアウ
トする時間を超過する場合は、中央制御装置１３のハー
ドウェア故障またはブリグラム誤りと判断され、従来例
装置で説明した処理と同様の処理が実行される。

次に、第二実施例装置の構成を第３図に基づいて説明す
る。この実施例装置は、定時割込回路２１と、カウンタ
２２と、中央制御装置２３と、アウト命令回路２４と、
異常検出回路２５と、セレクタ２６とを備える。定時割
込回路２１のクロック入力は図示されていないクロック
源に接続され、定時割込回路２１の出力は中央制御装置
２３の第一の入力に接続され、中央制御装置２３の出力
はアウト命令回路２４の入力に接続される。セレクタ２
６の第一の入力は図示されていない外部の窩い周波数信
号の信号源に接続され、セレクタ２６の第二の入力は、
図示されていない外部の低い周波数信号の信号源に接続
される。セレクタ２６の第三の入力はアウト命令回路１
４の第一の出力に接続され、セレクタ１６の出力はカウ
ンタ２２のクロック信号入力に接続される。アウト命令
回路２４の第二の出力はカウンタ２２のクリア入力に接
続される。カウンタ２２の第一の出力は中央制御装置２
３の第二の人力に接続され、カウンタ２２の第二の出力
は異常検出回路２５の第一の入力に接続される。アウト
命令回路２４の第三の出力は異常検出回路２５の第二の
入力に接続され、異常検出回路２５の出力は中央制御装
置２３の第三の入力に接続される。

次に、第二実施例装置の動作を第３図および第４図に基
づいて説明する。クロックレベル処理時間が長引き、そ
のために定時割込回路２１によるクロックレベル割込が
中央制御装置２３に受付けられない時間が、カウンタ２
２のクロンフレベルが増加しているかどうかを示すカウ
ントアウトを超過すると、クロックレベル処理が増加し
たと判断され、中央制御装置２３に対しての強制割込が
行われる（ステップ５２０）。中央制御装置２３でこの
クロックレベル処理の増加が認識されると、アウト命令
回路２４を介して、セレクタ２６が動作し低い周波数信
号ＣＰＣＬが選択され（ステップ５２１）　、クロック
レベル処理過負荷フラグおよび正常状態復帰用タイマが
設定され（スフテ・ノブ５２２）、強制割込処理が中央
制御装置２３で実行され、この処理終了後に割込時点の
処理に復帰する（ステップ５２３）。

また、クロックレベル処理およびベースレベル処理で、
正常状態復帰用タイマの計時が行われてタイムアウトさ
れると、アウト命令回路２４を介して、セレクタ２６が
動作し、高い周波数信号ＣＰＣＨが選択され、クロック
レベル処理過負荷フラ°グがクリアされる。

また、クロックレベル処理過負荷フラグが設定されてい
る場合は、重要度の高いクロックレベル処理およびベー
スレベル処理が行われ、重要度の低い処理は行われない
。

また、クロックレベル処理では従来例装置で説明した処
理と同様の処理が実行される。

また、強制割込処理がクロックレベル処理過負荷フラグ
の設定された状態として使用され、一方クロックレベル
無限ループ検出時には異常検出回路２５が起動される。

異常検出回路２５が一定時間内に許容回数以上起動され
ると、中央制御装置１３のハードウェア故障またはプロ
グラム誤りと判断され、中央制御装置２３がリセツトさ
れて初期設定が行われる。これと同じ結果は、中央制御
装置２３のプログラムによりアウト命令回路２４を介し
て異常検出回路２５をクリアすることによっても実現さ
れる。また、異常検出回路２５の状態を監視できるハー
ドウェアおよびプログラムを付加することにより実現さ
れる。

〔発明の効果〕

以上説明したように、本発明によれば最緊状態であるこ
とをプログラム自身で認識できるようになり、クロック
レベル処理無限ループ検出のための基準時間を自動調整
することにより、障害の発生を未然に防止できる信頼性
の高い装置を提供できる効果がある。

【図面の簡単な説明】

第１図は本発明第一実施例装置の構成を示すブロック構
成図。 第２図は本発明第一実施例装置の動作を説明するフロー
チャート。 第３図は本発明第二実施例装置の構成を示すブロック構
成図。 第４図は本発明第二実施例装置の動作を説明するフロー
チャート。 第５図は従来例装置の構成を示すブロック構成図。 第６図および第７図は従来例装置の動作を説明するフロ
ーチャート： 侃、１１．２１・・・定時割込回路、０２．１２．２２
・・・カウンタ、０３．１３．２３・・・中央制御装置
、０４．１４．２４・・・アウト命令回路、０５．１５
．２５・・・異常検出回路、１６．２６・・・セレクタ
、１７・・・イン命令回路、１８・・・ラッチレジスタ
。

Claims (1)

【特許請求の範囲】
1. （１）実時間割込プログラム処理を行うマイクロプロセ
   ッサと、 この処理に要した時間と設定された基準時間とを比較し
   て、前記処理に要した時間がこの基準時間を越えること
   により無限ループ突入を検出する手段と を含む中央制御装置において、 上記実時間割込プログラム処理量の増減を検出する検出
   手段と、 この検出手段の出力に応じ、上記基準時間の値を設定変
   更する手段と を備えたことを特徴とする中央制御装置。