JPS6144452A - 混成集積回路の製造方法 - Google Patents
混成集積回路の製造方法Info
- Publication number
- JPS6144452A JPS6144452A JP59167425A JP16742584A JPS6144452A JP S6144452 A JPS6144452 A JP S6144452A JP 59167425 A JP59167425 A JP 59167425A JP 16742584 A JP16742584 A JP 16742584A JP S6144452 A JPS6144452 A JP S6144452A
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- thick film
- film conductor
- hybrid integrated
- printed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 238000000034 method Methods 0.000 title claims abstract description 12
- 239000004020 conductor Substances 0.000 claims abstract description 53
- 239000010408 film Substances 0.000 claims abstract description 38
- 239000010409 thin film Substances 0.000 claims abstract description 16
- 238000004506 ultrasonic cleaning Methods 0.000 claims abstract description 4
- 239000012212 insulator Substances 0.000 abstract description 12
- 229910052737 gold Inorganic materials 0.000 abstract description 11
- 238000007639 printing Methods 0.000 abstract description 6
- VNNRSPGTAMTISX-UHFFFAOYSA-N chromium nickel Chemical compound [Cr].[Ni] VNNRSPGTAMTISX-UHFFFAOYSA-N 0.000 abstract description 4
- 239000000463 material Substances 0.000 abstract description 4
- 229910001120 nichrome Inorganic materials 0.000 abstract description 4
- 238000004544 sputter deposition Methods 0.000 abstract description 4
- 238000001704 evaporation Methods 0.000 abstract description 3
- 239000000758 substrate Substances 0.000 abstract description 3
- 230000008020 evaporation Effects 0.000 abstract description 2
- 239000010931 gold Substances 0.000 description 13
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 9
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000001035 drying Methods 0.000 description 2
- 238000010304 firing Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- SWELZOZIOHGSPA-UHFFFAOYSA-N palladium silver Chemical compound [Pd].[Ag] SWELZOZIOHGSPA-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/80—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple passive components, e.g. resistors, capacitors or inductors
- H10D86/85—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple passive components, e.g. resistors, capacitors or inductors characterised by only passive components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
- H05K1/092—Dispersed materials, e.g. conductive pastes or inks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/14—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using spraying techniques to apply the conductive material, e.g. vapour evaporation
- H05K3/143—Masks therefor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
- H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
Landscapes
- Apparatuses And Processes For Manufacturing Resistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、混成集積回路の製造方法に係り、とくに微細
パターンの厚膜導体の抵抗を容易且つ宍価で低減せしめ
るようにした混成集積回路の製造方法に関するものであ
る。
パターンの厚膜導体の抵抗を容易且つ宍価で低減せしめ
るようにした混成集積回路の製造方法に関するものであ
る。
近年、通信、電子装置等は全般に小形、高集積化が強く
要望されており、高集積化が進められると、混成集積回
路等の導体パターンは許せる限りの微細パターンとしな
ければならない、そこでこれら導体パターンを低抵抗と
するための、材料。
要望されており、高集積化が進められると、混成集積回
路等の導体パターンは許せる限りの微細パターンとしな
ければならない、そこでこれら導体パターンを低抵抗と
するための、材料。
製造方法の改善が要望されている。
従来、混成集積回路の厚膜導体は銀−パラジニウム（Ａ
ｇ−Ｐｄ）が用いられているが、高集積化のために厚膜
導体を微細パターンにすると、厚膜導体抵抗が高くなっ
て回路の特性に影響を与えることがある。
ｇ−Ｐｄ）が用いられているが、高集積化のために厚膜
導体を微細パターンにすると、厚膜導体抵抗が高くなっ
て回路の特性に影響を与えることがある。
そこで、従来は厚膜導体の抵抗を低減する方法として、
厚膜導体上に金ペーストを印刷焼成する等の方法が行わ
れている。
厚膜導体上に金ペーストを印刷焼成する等の方法が行わ
れている。
（発明が解決しようとする問題点〕
上記従来の混成集積回路の製造方法、すなわち厚膜導体
上に金ペーストを印刷焼成して、厚膜導体抵抗を下げて
いるが、金ペーストは高価でしかも金ペーストが厚く付
きやすい為に、コスト的に高価になるという問題点があ
った。
上に金ペーストを印刷焼成して、厚膜導体抵抗を下げて
いるが、金ペーストは高価でしかも金ペーストが厚く付
きやすい為に、コスト的に高価になるという問題点があ
った。
本発明は、上記の問題点を解決したローコストの混成集
積回路の製造方法を提供するもので、その手段は、混成
集積回路基板に所定の厚膜導体パターンを印刷焼成し、
該導体パターンの抵抗で接続する導体間に抵抗体を印刷
焼成後、該抵抗体を含む若干広い部分に絶縁体ペースト
を印刷乾燥したるのち、薄膜導体をスパックする厚膜導
体パターンを除く全面に絶縁体ペーストを印刷乾燥し、
前記混成集積回路基板全面に薄膜導体をスパッタ蒸着し
、超音波洗浄等により前記絶縁体ペーストを除去するよ
うにしたことによってなされる。
積回路の製造方法を提供するもので、その手段は、混成
集積回路基板に所定の厚膜導体パターンを印刷焼成し、
該導体パターンの抵抗で接続する導体間に抵抗体を印刷
焼成後、該抵抗体を含む若干広い部分に絶縁体ペースト
を印刷乾燥したるのち、薄膜導体をスパックする厚膜導
体パターンを除く全面に絶縁体ペーストを印刷乾燥し、
前記混成集積回路基板全面に薄膜導体をスパッタ蒸着し
、超音波洗浄等により前記絶縁体ペーストを除去するよ
うにしたことによってなされる。
上記混成集積回路の製造方法は、厚膜導体上にニッケル
クローム＋金、又は金（ＮｉＣｒ＋Ａｕ、 ｏｒＡｕ）
等からなる薄膜導体をスパッタ蒸着する製造方法で、ス
パッタ蒸着によって薄く蒸着でき、しかも金ペーストで
な（ＮｉＣｒ ＋ Ａｕ等の安価な材料を使用するので
、ローコストで厚膜導体抵抗の低減を行なうことができ
る。
クローム＋金、又は金（ＮｉＣｒ＋Ａｕ、 ｏｒＡｕ）
等からなる薄膜導体をスパッタ蒸着する製造方法で、ス
パッタ蒸着によって薄く蒸着でき、しかも金ペーストで
な（ＮｉＣｒ ＋ Ａｕ等の安価な材料を使用するので
、ローコストで厚膜導体抵抗の低減を行なうことができ
る。
以下図面を参照しながら本発明に係る混成集積回路の製
造方法の実施例について詳細に説明する。
造方法の実施例について詳細に説明する。
第１図〜第４図は、本発明に係る混成集積回路の製造方
法の一実施例を説明するための、第１図は厚膜導体パタ
ーンと抵抗体を形成した平面図。
法の一実施例を説明するための、第１図は厚膜導体パタ
ーンと抵抗体を形成した平面図。
第２図は抵抗体の上面に厚膜絶縁体を形成した平面図、
第３図（ａｌは薄膜導体をスパッタする厚膜導体部分を
除いた他の部分に絶縁体を印刷乾燥した平面図、第３図
（ｂ）は第３図（５）のＡ−Ａ’断面図。
第３図（ａｌは薄膜導体をスパッタする厚膜導体部分を
除いた他の部分に絶縁体を印刷乾燥した平面図、第３図
（ｂ）は第３図（５）のＡ−Ａ’断面図。
第４図（ａ）は絶縁体ペーストを除去した平面図、第４
図（′ｂ）は第４図（ａ）のＢ−Ｂ’断面図である。
図（′ｂ）は第４図（ａ）のＢ−Ｂ’断面図である。
第１図は、セラミック等からなる基板ｌに図示しないマ
スク等を用いて、銀−パラジュウム等からなる厚膜導体
２を所定のパターンで形成し、厚膜抵抗体３を形成する
厚膜導体２の導体間に、複数の厚膜抵抗体３を印刷焼成
したものである。
スク等を用いて、銀−パラジュウム等からなる厚膜導体
２を所定のパターンで形成し、厚膜抵抗体３を形成する
厚膜導体２の導体間に、複数の厚膜抵抗体３を印刷焼成
したものである。
第２図は、第１図で形成した厚膜抵抗体３より僅かに広
い部分に絶縁体ペースト等からなる厚膜絶縁体膜４を印
刷乾燥したものである。
い部分に絶縁体ペースト等からなる厚膜絶縁体膜４を印
刷乾燥したものである。
第３図は、薄膜導体６をスパックする厚膜導体２０部分
を除いた他の部分に絶縁体ペースト等からなる絶縁体５
を印刷乾燥したるのち、薄膜導体６をスパッタする厚膜
導体２の部分に、ニッケルクローム＋金、又は金（Ｎｉ
Ｃｒ＋Ａｕ、 ｏｒ Ａｕ）等からなる薄膜導体６を
スパック蒸着する。そして絶縁体膜４及び５を超音波洗
浄により除去すれば第４図の如くなる。
を除いた他の部分に絶縁体ペースト等からなる絶縁体５
を印刷乾燥したるのち、薄膜導体６をスパッタする厚膜
導体２の部分に、ニッケルクローム＋金、又は金（Ｎｉ
Ｃｒ＋Ａｕ、 ｏｒ Ａｕ）等からなる薄膜導体６を
スパック蒸着する。そして絶縁体膜４及び５を超音波洗
浄により除去すれば第４図の如くなる。
なお、本実施例では薄膜導体６をスパッタする前工程と
して、薄膜導体６をスパッタするＪ！Ｘ Ｍ’Ａ導体２
の部分を除いた他の部分に絶縁体ペースト等からなる絶
縁体５を印刷乾燥する説明をしたが、絶縁体５を印刷せ
ず、薄膜導体６を付着しても構わない。
して、薄膜導体６をスパッタするＪ！Ｘ Ｍ’Ａ導体２
の部分を除いた他の部分に絶縁体ペースト等からなる絶
縁体５を印刷乾燥する説明をしたが、絶縁体５を印刷せ
ず、薄膜導体６を付着しても構わない。
以上の説明から明らかなように本発明に係る混成集積回
路の製造方法によれば、薄膜導体の膜厚コイトロールが
容易となり、コストダウンが期待できるとともに、品質
の向上に寄与するところが大である。
路の製造方法によれば、薄膜導体の膜厚コイトロールが
容易となり、コストダウンが期待できるとともに、品質
の向上に寄与するところが大である。
第１図〜第４図は、本発明に係る混成集積回路の製造方
法の一実施例を説明するための、第１図は厚膜導体パタ
ーンと抵抗体を形成した平面図。 第２図は抵抗体の上面に厚膜絶縁体を形成した平面図、
第３図（ａ）は薄膜導体をスパッタする厚膜導体部分を
除いた他の部分に絶縁体を印刷乾燥した平面図、第３図
（ｂ）は第３図ｆａ）のＡ−Ａ’断面図。 第４図（ａ）は絶縁体ペーストを除去した平面図、第４
図（ｂ）は第４図（ａ）のＢ−Ｂ’断面図である。 図中、１は基板、２は厚膜導体パターン、３は厚膜抵抗
体、４は厚膜絶縁体、５は絶縁体、６は薄膜導体、をそ
れぞれ示す。 第１図 フ １１！２図 第 ３ 図 （Ｑ） （ｂ）第 ４ 図
法の一実施例を説明するための、第１図は厚膜導体パタ
ーンと抵抗体を形成した平面図。 第２図は抵抗体の上面に厚膜絶縁体を形成した平面図、
第３図（ａ）は薄膜導体をスパッタする厚膜導体部分を
除いた他の部分に絶縁体を印刷乾燥した平面図、第３図
（ｂ）は第３図ｆａ）のＡ−Ａ’断面図。 第４図（ａ）は絶縁体ペーストを除去した平面図、第４
図（ｂ）は第４図（ａ）のＢ−Ｂ’断面図である。 図中、１は基板、２は厚膜導体パターン、３は厚膜抵抗
体、４は厚膜絶縁体、５は絶縁体、６は薄膜導体、をそ
れぞれ示す。 第１図 フ １１！２図 第 ３ 図 （Ｑ） （ｂ）第 ４ 図
Claims (1)
- 混成集積回路基板に所定の厚膜導体パターンを印刷焼成
し、該導体パターンの抵抗で接続する導体間に抵抗体を
印刷焼成後、該抵抗体を含む若干広い部分に絶縁体ペー
ストを印刷乾燥したるのち、薄膜導体をスパッタする厚
膜導体パターンを除く全面に絶縁体ペーストを印刷乾燥
し、前記混成集積回路基板全面に薄膜導体をスパッタ蒸
着し、超音波洗浄等により前記絶縁体ペーストを除去す
るようにしたことを特徴とする混成集積回路の製造方法
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59167425A JPS6144452A (ja) | 1984-08-09 | 1984-08-09 | 混成集積回路の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59167425A JPS6144452A (ja) | 1984-08-09 | 1984-08-09 | 混成集積回路の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6144452A true JPS6144452A (ja) | 1986-03-04 |
Family
ID=15849458
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59167425A Pending JPS6144452A (ja) | 1984-08-09 | 1984-08-09 | 混成集積回路の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6144452A (ja) |
-
1984
- 1984-08-09 JP JP59167425A patent/JPS6144452A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR910000969B1 (ko) | 칩형 저항기 | |
| EP0015100B1 (en) | Method of incorporating a distributed microwave circuit element in a microwave integrated circuit | |
| JPH0434808B2 (ja) | ||
| US4191938A (en) | Cermet resistor trimming method | |
| JPS6144452A (ja) | 混成集積回路の製造方法 | |
| JP2749489B2 (ja) | 回路基板 | |
| JPH08265083A (ja) | チップ型低域フィルタ | |
| JPH0795483B2 (ja) | 厚膜抵抗素子の製造方法 | |
| JP2556065B2 (ja) | 抵抗内蔵電子部品の製造方法 | |
| GB2290664A (en) | Manufacturing a multilayer ceramic electrical component | |
| KR20000047400A (ko) | 고주파형 공진자 및 그 제조방법 | |
| JPH0363237B2 (ja) | ||
| JP3255829B2 (ja) | 薄膜配線基板 | |
| JPH0744343B2 (ja) | 抵抗内蔵型多層基板 | |
| JP3561635B2 (ja) | ネットワーク抵抗器とその製造方法 | |
| JPH02154496A (ja) | 配線板の製造法 | |
| JPS6144453A (ja) | 混成集積回路の製造方法 | |
| JPH0147036B2 (ja) | ||
| JPH07335403A (ja) | 基板内蔵抵抗体及び積層セラミック電子部品 | |
| JPH06334295A (ja) | 抵抗内蔵多層厚膜回路の製造方法 | |
| JPH08265082A (ja) | チップ型高域フィルタ | |
| JPH08265080A (ja) | チップ型フィルタ | |
| JPH06310301A (ja) | チップ抵抗器 | |
| JPH0287588A (ja) | 厚膜配線基板の抵抗体形成方法 | |
| JPS5812308A (ja) | 厚膜抵抗回路基板の製造方法 |