JP3255829B2 - 薄膜配線基板 - Google Patents

薄膜配線基板

Info

Publication number
JP3255829B2
JP3255829B2 JP24582895A JP24582895A JP3255829B2 JP 3255829 B2 JP3255829 B2 JP 3255829B2 JP 24582895 A JP24582895 A JP 24582895A JP 24582895 A JP24582895 A JP 24582895A JP 3255829 B2 JP3255829 B2 JP 3255829B2
Authority
JP
Japan
Prior art keywords
resistor
insulating substrate
thin film
wiring conductor
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP24582895A
Other languages
English (en)
Other versions
JPH0992938A (ja
Inventor
靖典 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP24582895A priority Critical patent/JP3255829B2/ja
Publication of JPH0992938A publication Critical patent/JPH0992938A/ja
Application granted granted Critical
Publication of JP3255829B2 publication Critical patent/JP3255829B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)
  • Non-Adjustable Resistors (AREA)
  • Structure Of Printed Boards (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は配線導体が高密度に
形成され、且つ所定の電気抵抗値の抵抗器が前記配線導
体に一体的に接続されて成る薄膜配線基板に関するもの
である。
【0002】
【従来の技術】従来、配線基板は酸化アルミニウム質焼
結体等の電気絶縁材料より成る絶縁基体の上面にタング
ステン、モリブデン、マンガン等の高融点金属から成る
配線導体を所定パターンに被着させた構造を有してお
り、絶縁基体の上面に半導体素子や容量素子、抵抗器等
を実装させるとともにその各々の電極を各配線導体に電
気的に接続させることによって所定の電気回路が形成さ
れる。
【0003】尚、前記配線基板の酸化アルミニウム質焼
結体等の電気絶縁材料から成る絶縁基体は一般に、酸化
アルミニウム、酸化珪素、酸化マグネシウム、酸化カル
シウム等から成る原料粉末に適当な有機溶剤、溶媒を添
加混合して泥漿状となすとともにこれを従来周知のドク
ターブレード法やカレンダーロール法等によりシート状
に成形してセラミックグリーンシートを得、しかる後、
前記セラミックグリーンシートを所定形状に打ち抜き加
工を施すとともに約1600℃の温度で焼成することに
よって製作される。
【0004】また前記絶縁基体の上面に被着される配線
導体はタングステン、モリブデン、マンガン等の高融点
金属から成り、該タングステン等の金属粉末に有機溶
剤、溶媒を添加し、ペースト状となした金属ペーストを
絶縁基体となるセラミックグリーンシートに予め従来周
知のスクリーン印刷法により所定パターンに印刷塗布し
ておくことによって絶縁基体の上面に所定パターンに被
着される。
【0005】更に前記絶縁基体の上面に被着させた配線
導体への半導体素子や容量素子、抵抗器等の接続は、半
導体素子の場合は半導体素子の各電極と配線導体とをボ
ンディングワイヤーを介し接続することによって、また
容量素子の場合は容量素子の電極を配線導体に半田等を
介し直接接合させることによって、更に抵抗器の場合は
酸化タンタルや酸化ルテニウム等の抵抗粉末に適当な有
機溶剤、溶媒を添加混合して得た抵抗体ペーストを所定
の配線導体間に印刷塗布するとともにこれを所定の温度
で焼き付けることによって行われている。
【0006】しかしながら、この従来の配線基板は配線
導体がスクリーン印刷法を採用することによって形成さ
れており、該スクリーン印刷法により形成される配線導
体は配線の微細化が困難で、配線導体の高密度化ができ
ないという欠点を有していた。
【0007】また配線導体間に接続される抵抗器もスク
リーン印刷法により形成されており、印刷の幅、厚みの
バラツキに起因して所定の電気抵抗値の抵抗器を配線導
体に正確に接続することができず、抵抗器の電気抵抗値
を所定値とするためにトリミングの作業が必要となる欠
点を有していた。
【0008】そこで上記欠点を解消するために配線導体
及び抵抗器を従来のスクリーン印刷法等の厚膜形成技法
により形成するのに替えて微細化が可能な薄膜形成技法
を用いて形成することが考えられる。
【0009】かかる薄膜形成技法を用いての薄膜配線基
板の製作は、まず酸化アルミニウム質焼結体から成る絶
縁基体の表面に抵抗体材料をスパッタリング法、具体的
にはスパッタリング装置の円筒状支持体表面に酸化アル
ミニウム質焼結体から成る絶縁基体を固定するとともに
前記円筒状支持体を回転させながらニッケル・クロム合
金から成るターゲットにアルゴンのイオンを照射させて
絶縁基体表面にニッケル・クロム合金から成る抵抗体材
料を被着させ、次に前記絶縁基体表面に被着された抵抗
体材料の上に金等の良導電材料をイオンプレーティング
法により被着させ、しかる後、絶縁基体上面に被着され
ている抵抗体材料と良導電材料をフォトリソグラフィー
技術を用いて選択的にエッチング除去し、抵抗体材料と
良導電材料の2層構造を有する配線導体と抵抗体材料の
みから成る抵抗器を一体的に形成することによって製作
される。
【0010】
【発明が解決しようとする課題】しかしながら、上述の
薄膜配線基板の製作において、絶縁基体を回転させなが
らその上面に抵抗体材料を被着させた場合、絶縁基体の
上面に被着される抵抗体材料の結晶状態が絶縁基体の回
転方向とこれに直交する方向とで異なり、単位当たりの
電気抵抗率が方向によって相違するものとなっているこ
と、配線導体間に接続される抵抗器はその方向がバラバ
ラで方向性がないこと等から各抵抗器の電気抵抗値にバ
ラツキが発生し、所定の電気抵抗値の抵抗器を配線導体
間に正確に電気的に接続することができないという欠点
を誘発した。
【0011】
【課題を解決するための手段】本発明は絶縁基体上に薄
膜形成技法によって配線導体及び該配線導体の一部と接
続される長手方向に折り返した蛇行状の複数個の抵抗器
を一体的に被着させて成る薄膜配線基板であって、前記
複数個の抵抗器はその長手方向が全て同一の方向に向い
ていることを特徴とするものである。
【0012】本発明の薄膜配線基板によれば、複数個の
抵抗器の長手方向を全て同一方向としたことから絶縁基
体を回転させながらその上面に抵抗体材料をスパッタリ
ング法等により被着させ、絶縁基体の上面に被着される
抵抗体材料の結晶状態が絶縁基体の回転方向とこれに直
交する方向とで異なり、単位当たりの電気抵抗率が方向
によって相違したとしても全ての抵抗器の電気抵抗値を
任意の一定値となすことができ、これによって配線導体
間に所定の電気抵抗値を有する複数個の抵抗器を一体的
に被着させた薄膜配線基板が得られる。
【0013】
【発明の実施の形態】次に本発明を添付図面に基づき詳
細に説明する。図1及び図2は本発明の薄膜配線基板の
一実施例を示し、1は絶縁基体、2は配線導体、3は抵
抗器である。
【0014】前記絶縁基体1は配線導体2及び抵抗器3
を支持する支持部材として作用し、酸化アルミニウム質
焼結体、ムライト質焼結体、炭化珪素質焼結体、窒化ア
ルミニウム質焼結体、ガラスセラミックス質焼結体等の
電気絶縁材料で形成されている。
【0015】前記絶縁基体1は例えば、酸化アルミニウ
ム質焼結体から成る場合、酸化アルミニウム、酸化珪
素、酸化マグネシウム、酸化カルシウム等の原料粉末に
適当な有機バインダー、溶剤等を添加混合して泥漿物を
作るとともに該泥漿物をドクターブレード法やカレンダ
ーロール法を採用することによってセラミックグリーン
シート(セラミック生シート)と成し、しかる後、前記
セラミックグリーンシートに適当な打ち抜き加工を施
し、所定形状となすとともに高温(約1600℃)で焼
成することによって製作される。
【0016】前記絶縁基体1の上面には配線導体2が薄
膜形成技法によって所定パターンに被着形成されてお
り、該配線導体2はニッケル・クロム合金や窒化タンタ
ル、クロム、あるいはそれら金属と酸化珪素との混合物
等の抵抗体材料から成る接着層2aと金、銅、アルミニ
ウム等の良導電材料から成る主導体層2bとから構成さ
れている。
【0017】前記抵抗体材料から成る接着層2aと良導
電材料から成る主導体層2bとより構成される配線導体
2はまず絶縁基体1の表面に抵抗体材料をスパッタリン
グ法、具体的には絶縁基体1を円筒状支持体表面に固定
するとともに前記円筒状支持体を回転させながらニッケ
ル・クロム合金から成るターゲットにアルゴンのイオン
を照射させて絶縁基体1表面にニッケル・クロム合金の
抵抗体材料を被着させ、次に前記絶縁基体1表面に被着
された抵抗体材料の上に金等の良導電材料をイオンプレ
ーティング法により被着させ、しかる後、絶縁基体1上
面に被着されている抵抗体材料と良導電材料をフォトリ
ソグラフィー技術を用いて選択的にエッチング除去し、
所定パターンとなすことによって絶縁基体1上に形成さ
れる。
【0018】前記接着層2a及び主導体層2bから成る
配線導体2はスパッタリング法等の薄膜形成技法を採用
することによって形成されていることから配線導体2の
微細化が可能となり、配線導体2の高密度化を達成し得
る。
【0019】尚、前記配線導体2を構成する接着層2a
は配線導体2を絶縁基体1の上面に強固に被着させる作
用を為し、その厚みが100オングストローム未満であ
ると配線導体2を絶縁基体1に強固に被着させるのが困
難となる傾向にあり、また10000オングストローム
を越えると絶縁基体1に接着層2aを被着させる際、接
着層2a内に応力が内在し、この内在応力によって接着
層2aを絶縁基体1に強固に被着させることが困難とな
る危険性がある。従って、前記配線導体2を構成する接
着層2aはその厚みを100オングストローム乃至10
000オングストロームの範囲としておくことが好まし
い。
【0020】また前記配線導体2を構成する主導体層2
bは配線導体2の主導電路を形成し、その厚みが2μm
未満であると配線導体2の電気抵抗値が高くなって薄膜
配線基板としては不向きとなる傾向にあることから2μ
m以上の厚み、より好適には4μm以上の厚みとするこ
とが良い。
【0021】更に前記配線導体2には複数個の抵抗器3
が接続されており、該抵抗器3はニッケル・クロム合金
や窒化タンタル、クロム、或いはそれら金属と酸化珪素
との混合物等の抵抗体材料で形成されている。
【0022】前記配線導体2に接続される抵抗器3は配
線導体2の密着層2aを構成する材料と同じ材料で形成
されており、絶縁基体1上にスパッタリング法、インプ
レーティング法等の薄膜形成技法及びフォトリソグラフ
ィー技術を採用することによって密着層2aと主導体層
2bとから成る配線導体2を形成する際に、配線導体2
の主導体層2bを除去し密着層2a(抵抗体材料から成
る層)のみを絶縁基体1上に所定パターンに残しておく
ことによって配線導体2の所定位置に配線導体2と電気
的接続をもった状態で一体的に形成される。
【0023】前記複数個の抵抗器3はまた薄膜形成技法
を採用することによって形成されていることからその線
幅、厚みが均等となり、その結果、各抵抗器3の電気抵
抗値を任意の正確な値となすことができる。
【0024】更に前記複数個の抵抗器3は長手方向に折
り返した蛇行状を成しており、その長手方向は全て同一
の方向を向いている。そのため絶縁基体1上に該絶縁基
体1を回転させながら配線導体2の接着層2a及び抵抗
器3となる抵抗体材料をスパッタリング法等により被着
させた際、絶縁基体1の上面に被着される抵抗体材料は
その結晶状態が絶縁基体1の回転方向とこれに直交する
方向とで異なり、単位当たりの電気抵抗率が方向によっ
て相違したとしても全ての抵抗器3は全て同一の方向を
向いていることから電気抵抗値を任意の正確な値となす
ことができ、これによって配線導体2に所定の電気抵抗
値を有する複数個の抵抗器3を一体的に形成することが
可能となる。
【0025】かくして本発明の配線基板によれば、絶縁
基体1上の配線導体2に他の電子部品、例えば半導体素
子や容量素子を接続すれば、各電子部品は配線導体2を
介して電気的に接続されることとなる。
【0026】尚、本発明は上述の実施例に限定されるも
のではなく、本発明の要旨を逸脱しない範囲であれば種
々の変更は可能である。
【0027】
【発明の効果】本発明の薄膜配線基板によれば、複数個
の抵抗器の長手方向を全て同一方向としたことから絶縁
基体を回転させながらその上面に抵抗体材料をスパッタ
リング法等により被着させ、絶縁基体の上面に被着され
る抵抗体材料の結晶状態が絶縁基体の回転方向とこれに
直交する方向とで異なり、単位当たりの電気抵抗率が方
向によって相違したとしても全ての抵抗器の電気抵抗値
を任意の一定値となすことができ、これによって配線導
体間に所定の電気抵抗値を有する複数個の抵抗器を一体
的に被着させた薄膜配線基板が得られる。
【図面の簡単な説明】
【図1】本発明の薄膜配線基板の一実施例を示す断面図
である。
【図2】図1に示す薄膜配線基板の要部拡大平面図であ
る。
【符号の説明】
1・・・・・・絶縁基体 2・・・・・・配線導体 2a・・・・・密着層 2b・・・・・主導体層 3・・・・・・抵抗器

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】絶縁基体上に薄膜形成技法によって配線導
    体及び該配線導体の一部と接続される長手方向に折り返
    した蛇行状の複数個の抵抗器を一体的に被着させて成る
    薄膜配線基板であって、前記複数個の抵抗器はその長
    方向が全て同一の方向に向いていることを特徴とする薄
    膜配線基板。
JP24582895A 1995-09-25 1995-09-25 薄膜配線基板 Expired - Fee Related JP3255829B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24582895A JP3255829B2 (ja) 1995-09-25 1995-09-25 薄膜配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24582895A JP3255829B2 (ja) 1995-09-25 1995-09-25 薄膜配線基板

Publications (2)

Publication Number Publication Date
JPH0992938A JPH0992938A (ja) 1997-04-04
JP3255829B2 true JP3255829B2 (ja) 2002-02-12

Family

ID=17139466

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24582895A Expired - Fee Related JP3255829B2 (ja) 1995-09-25 1995-09-25 薄膜配線基板

Country Status (1)

Country Link
JP (1) JP3255829B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100491179B1 (ko) * 2001-11-21 2005-05-24 마츠시타 덴끼 산교 가부시키가이샤 박형 회로기판 및 박형 회로기판의 제조방법

Also Published As

Publication number Publication date
JPH0992938A (ja) 1997-04-04

Similar Documents

Publication Publication Date Title
US7746212B2 (en) Temperature sensor and method for its production
US20030127706A1 (en) Chip resistor
US6104597A (en) Thin-film capacitor
JP3255829B2 (ja) 薄膜配線基板
JP2749489B2 (ja) 回路基板
JP4741624B2 (ja) 配線基板
JP2000133907A (ja) 容量素子付き回路基板
JP3645595B2 (ja) 薄膜配線基板
JP2849607B2 (ja) メタライズ金属層を有するセラミック基板の製造方法
JP4395227B2 (ja) 配線基板
JP3080491B2 (ja) 配線パターン
JP2000133506A (ja) 抵抗体付き配線基板の製造方法
JPH09312457A (ja) 容量素子付き回路基板
JP3492853B2 (ja) 容量素子付き回路基板
JP3419305B2 (ja) 複合素子
JPH09266124A (ja) コンデンサ素子の実装構造
JP3615576B2 (ja) 薄膜配線基板
JP2000133906A (ja) 容量素子付き回路基板
JPH09283884A (ja) 容量素子付き回路基板
JP2001096523A (ja) セラミック基板の製造方法
JP2000133505A (ja) 抵抗体付き配線基板の製造方法
JP2008209237A (ja) プローブカード・アセンブリ用基板およびプローブカード・アセンブリ
JPH0785511B2 (ja) プリント回路基板
JP2000133905A (ja) 容量素子付き回路基板
JPH114058A (ja) 容量素子付き回路基板

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071130

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081130

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees