JP2008209237A - プローブカード・アセンブリ用基板およびプローブカード・アセンブリ - Google Patents
プローブカード・アセンブリ用基板およびプローブカード・アセンブリ Download PDFInfo
- Publication number
- JP2008209237A JP2008209237A JP2007046115A JP2007046115A JP2008209237A JP 2008209237 A JP2008209237 A JP 2008209237A JP 2007046115 A JP2007046115 A JP 2007046115A JP 2007046115 A JP2007046115 A JP 2007046115A JP 2008209237 A JP2008209237 A JP 2008209237A
- Authority
- JP
- Japan
- Prior art keywords
- probe card
- card assembly
- region
- electrode groups
- assembly substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Measuring Leads Or Probes (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
【課題】絶縁基体部を共用化して、短納期と低コストを実現することの可能なプローブカード・アセンブリ用基板を提供すること
【解決手段】絶縁層と、複数の接触端子と、複数の接触端子に電気的に接続されており、の中央に位置する中央領域Cに形成された複数の電源用電極群9と、複数の接触端子に電気的に接続されており、中央領域Cの周囲に位置する周囲領域Pに形成された複数の信号用電極群10とを備えている。複数の信号用電極群10の各々の電極の面積が、複数の電源用電極群9の各々の電極の面積より大きい。
【選択図】図1
【解決手段】絶縁層と、複数の接触端子と、複数の接触端子に電気的に接続されており、の中央に位置する中央領域Cに形成された複数の電源用電極群9と、複数の接触端子に電気的に接続されており、中央領域Cの周囲に位置する周囲領域Pに形成された複数の信号用電極群10とを備えている。複数の信号用電極群10の各々の電極の面積が、複数の電源用電極群9の各々の電極の面積より大きい。
【選択図】図1
Description
本発明は、半導体集積回路装置の電気的特性を測定するテスター等に用いられるプローブカード・アセンブリに関するものである。
近年、半導体集積回路装置(以後、「半導体装置」と称する)が搭載された電子機器の小型化、低価格化及び高速化の進展は目ざましく、クロックスピードが例えば100MHzを超えるマイクロプロセッサが開発されている。これに伴って、半導体装置に対する小型化、低価格化及び高速化の要求が強くなっている。
電子機器の小型化の要求から、半導体装置をパッケージに実装して使用する方法に変わり、半導体ウエハーから切り出したままの状態で回路基板に直接実装する方法が多用されつつあり、半導体ウエハー状態で電気的特性を測定するテスターが増えつつある。
また、半導体装置の高速化が進む中でテスターにおいても高速化が要求されており、プローブカード・アセンブリ用基板においては、微細なパターン加工だけでなく、半導体装置との接続に関しても高度な実装技術が要求されている。
従来のプローブカード・アセンブリ用基板としては、例えば、下記特許文献1に記載されたものがある。
特開平8-97557号公報
従来のプローブカード・アセンブリ用基板は、測定対象の半導体装置が変わるたびに、全体的な配線設計を行う必要があり、納期およびコストの点において問題があった。本発明はこのような課題に鑑みて案出されたものであり、絶縁基体部を共用化して、短納期と低コストを実現することの可能なプローブカード・アセンブリ用基板を提供することにある。
本発明は、第1の面および第2の面を有する絶縁層と、前記第1の面に形成された複数の接触端子と、前記複数の接触端子に電気的に接続されており、前記第2の面の中央に位置する第1の領域に形成された複数の電源用電極群と、前記複数の接触端子に電気的に接続されており、前記第1の領域の周囲に位置する第2の領域に形成された複数の信号用電極群とを備えており、該複数の信号用電極群の各々の電極の面積が、前記複数の電源用電極群の各々の電極の面積より大きいことを特徴とするものである。
また、本発明は、上記構成において、前記第1の領域と前記第2の領域とが離間されていることを特徴とするものである。
また、本発明は、上記構成において、前記絶縁層の前記第2の面に設けられた積層配線層をさらに備えたことを特徴とするものである。
また、本発明は、上記構成において、前記積層配線層上に設けられた複数の接触構造をさらに備えたことを特徴とするものである。
また、本発明は、上述のプローブカード・アセンブリ用基板と、前記プローブカード・アセンブリ用基板の前記複数の接触端子に電気的に接続された複数の接触パッドを有するプローブカードと備えたものである。
本発明は、中央に位置する第1の領域に形成された複数の電源用電極群と、第1の領域の周囲に位置する第2の領域に形成された複数の信号用電極群とを備えており、複数の信号用電極群の各々の電極の面積が、複数の電源用電極群の各々の電極の面積より大きいことにより、半導体装置が非常に多ピンであり、また電源の種類が多岐にわたっていても、配線の接続を可能にしている。また電源を中央に配置することで、電源の配線が短くなり、大電流の場合にも対応可能にしている。
また第1の領域と第2の領域とが離間されていることにより、この離間部にも配線を可能とし、配線の自由度を向上させている。このことで。絶縁基体を共通化することを可能とし、絶縁層の第2の面に設けられた積層配線層を、個々の半導体装置に対応させて変えることのみで、プローブカード・アセンブリ用基板の製造を可能にし、多岐にわたる半導体装置に対応した、短納期、低コストのプローブカード・アセンブリ用基板を得られる。
本発明の半導体集積回路装置の電気的諸特性を測定するテスター等に用いられるプローブカード・アセンブリ用基板について、以下図面を用いながら説明する。
図1及び図2は本発明のテスター用のプローブカード・アセンブリ用基板(以下、プローブカード・アセンブリ用基板ともいう)の実施の形態の一例を示した模式図である。
図1において、1はプローブカード・アセンブリ用基板、2は絶縁基体、3は第2の面(上面)の接触端子、4は第1の面(下面)の接触端子、5は半導体ウエハー、6は中継基板、7はプローブカード、8は積層薄膜層、9は第1の領域(中央領域C)、10は第2の領域(周囲領域P)、11は離間部を示す。
絶縁基体2は、熱膨張率がウエハーを形成するSiに近く、絶縁性に優れる絶縁材料である酸化アルミニウム(Al2O3)質焼結体、ガラスセラミックス等のセラミックスから成る。
このような絶縁基体2は、以下の方法により製作される。例えば酸化アルミニウム質焼結体で形成される場合には、酸化アルミニウム,酸化珪素,酸化マグネシウム,酸化カルシウムの原材料粉末に適当な有機溶剤,溶媒を添加混合して泥漿状となすとともにこれをドクターブレード法等によってセラミックグリーンシートに成形し、絶縁基体2となる複数のセラミックグリーンシートに裁断する。絶縁基体2に貫通導体が必要な場合には、しかる後、セラミックグリーンシートの貫通導体が形成される所定位置に適当な打ち抜き加工により孔を形成する。
次に、タングステン(W),モリブデン(Mo)、モリブデン−マンガン(Mo−Mn)合金等の融点の高い金属粉末や適当な樹脂バインダー等から成る金属ペーストを準備し、スクリーン印刷法等によって所定のセラミックグリーンシートの所定位置に内層導体層となる金属ペースト層を10〜15μmの厚みに形成するとともに貫通導体が形成される孔に金属ペーストを充填する。最後に、これらセラミックグリーンシートを重ね合わせ、高温で焼成し、所定の形状に分割することによって製作される。
接触端子3及び4は、例えばクロム(Cr)−Cu合金層や、チタン(Ti)−Cu合金層層から成り、蒸着法やスパッタリング法、イオンプレーティング法等の薄膜形成法によって成膜され、またフォトリソグラフィ法,エッチング法等により、所定の形状をもつ配線導体に加工される。
そして、この絶縁基体2上に有機系絶縁性樹脂と導体層を交互に積層した積層薄膜層の8が形成される。樹脂絶縁層にはレーザー加工技術により、樹脂絶縁層の上下の導体同士の電気的な導通を行なう貫通導体を形成するための貫通孔が形成される。次に樹脂絶縁層の上面および貫通孔の内面に、スパッタリング法等によってCr−Cu合金層等の金属層が形成され、フォトリソグラフィ法,エッチング法等によって所定の形状をもつ導体層や導体層が形成される。
次に、導体層上に電解めっき法により、Ni層及びAu層が形成される。なお、半導体装置(半導体装置)が実装されるPAD部の表面は、腐食等の防止や実装性を向上するためにNi−Auのめっきが施されるのがよい。
9の第1の領域(中央領域C)、及び10の第2の領域(周囲領域P)の厚さは100〜2,000オングストロームが良い。100オングストローム未満では、下地となる絶縁基体2に強固に密着させることが困難となる傾向にあり、2,000オングストロームを超えると、9及び10の導体層の成膜時の導体層の内部の応力によって剥離が生じ易くなる。
9の第1の領域(中央領域C)、及び10の第2の領域(周囲領域P)は、絶縁基体2との密着性のよい金属が用いられるのがよく、TiやCr,タンタル(Ta),ニオブ(Nb),Ni−Cr合金,Ta2N等が用いられる。
このようにして絶縁基体上に、第1の面(下面)および第2の面(上面)を有する絶縁層と、第1の面(下面)に形成された複数の接触端子と、複数の接触端子に電気的に接続されており、第2の面(上面)の中央に位置する第1の領域(中央領域C)に形成された複数の電源用電極群と、複数の接触端子に電気的に接続されており、第1の領域(中央領域C)の周囲に位置する第2の領域(周囲領域P)に形成された複数の信号用電極群とを備えており、複数の信号用電極群の各々の電極の面積が、複数の電源用電極群の各々の電極の面積より大きいことを特徴とし、このことで、半導体装置が非常に多ピンであり、また電源の種類が多岐にわたっていても、配線の接続を可能にしている。また電源を中央に配置することで、電源の配線が短くなり、大電流の場合にも対応可能にしている。
また第1の領域(中央領域C)と第2の領域(周囲領域P)とが離間されていることで、この離間部にも配線を可能とし、配線の自由度を向上させている。このことで。絶縁基体を共通化することを可能とし、絶縁層の第2の面(上面)に設けられた積層配線層を、個々の半導体装置に対応させて変えることのみで、プローブカード・アセンブリ用基板の製造を可能にし、多岐にわたる半導体装置に対応した、短納期、低コストのプローブカード・アセンブリ用基板を得られる。
1:プローブカード・アセンブリ用基板
2:絶縁基体
3:第2の面(上面)の接触端子
4:第1の面(下面)の接触端子
5:半導体ウエハー
6:中継基板
7:プローブカード
8:積層薄膜層
9:第1の領域(中央領域C)
10:第2の領域(周囲領域P)
11:離間部
2:絶縁基体
3:第2の面(上面)の接触端子
4:第1の面(下面)の接触端子
5:半導体ウエハー
6:中継基板
7:プローブカード
8:積層薄膜層
9:第1の領域(中央領域C)
10:第2の領域(周囲領域P)
11:離間部
Claims (5)
- 第1の面および第2の面を有する絶縁層と、
前記第1の面に形成された複数の接触端子と、
前記複数の接触端子に電気的に接続されており、前記第2の面の中央に位置する第1の領域に形成された複数の電源用電極群と、
前記複数の接触端子に電気的に接続されており、前記第1の領域の周囲に位置する第2の領域に形成された複数の信号用電極群とを備えており、
該複数の信号用電極群の各々の電極の面積が、前記複数の電源用電極群の各々の電極の面積より大きいことを特徴とするプローブカード・アセンブリ用基板。 - 前記第1の領域と前記第2の領域とが離間されていることを特徴とする請求項1記載のプローブカード・アセンブリ用基板。
- 前記絶縁層の前記第2の面に設けられた積層配線層をさらに備えたことを特徴とする請求項1記載のプローブカード・アセンブリ用基板。
- 前記積層配線層上に設けられた複数の接触構造をさらに備えたことを特徴とする請求項3記載のプローブカード・アセンブリ用基板。
- 請求項1乃至請求項4のいずれかに記載されたプローブカード・アセンブリ用基板と、
前記プローブカード・アセンブリ用基板の前記複数の接触端子に電気的に接続された複数の接触パッドを有するプローブカードと、
を備えたプローブカード・アセンブリ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007046115A JP2008209237A (ja) | 2007-02-26 | 2007-02-26 | プローブカード・アセンブリ用基板およびプローブカード・アセンブリ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007046115A JP2008209237A (ja) | 2007-02-26 | 2007-02-26 | プローブカード・アセンブリ用基板およびプローブカード・アセンブリ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008209237A true JP2008209237A (ja) | 2008-09-11 |
Family
ID=39785667
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007046115A Pending JP2008209237A (ja) | 2007-02-26 | 2007-02-26 | プローブカード・アセンブリ用基板およびプローブカード・アセンブリ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008209237A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2019112674A1 (en) * | 2017-12-08 | 2019-06-13 | Advanced Micro Devices, Inc. | Land pad design for high speed terminals |
-
2007
- 2007-02-26 JP JP2007046115A patent/JP2008209237A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2019112674A1 (en) * | 2017-12-08 | 2019-06-13 | Advanced Micro Devices, Inc. | Land pad design for high speed terminals |
US10636736B2 (en) | 2017-12-08 | 2020-04-28 | Advanced Micro Devices, Inc. | Land pad design for high speed terminals |
CN111406317A (zh) * | 2017-12-08 | 2020-07-10 | 超威半导体公司 | 用于高速端子的焊盘设计 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5550280B2 (ja) | 多層配線基板 | |
US9456494B2 (en) | Multilayer wiring substrate, probe card, and method for manufacturing multilayer wiring substrate | |
CN106688091A (zh) | 布线基板、电子装置以及电子模块 | |
CN104412722B (zh) | 布线基板、电子装置以及发光装置 | |
JP2007234660A (ja) | 配線基板および配線基板の製造方法 | |
JP2007250996A (ja) | 配線基板、並びにその配線基板を備えた電子装置およびプローブカード | |
JP2008209237A (ja) | プローブカード・アセンブリ用基板およびプローブカード・アセンブリ | |
JP2008159969A (ja) | 回路基板、電子装置および回路基板の製造方法 | |
JP2013207204A (ja) | 配線母基板 | |
JP6325346B2 (ja) | 配線基板、電子装置および電子モジュール | |
JP2013149912A (ja) | 配線基板および電子装置 | |
JP2004214586A (ja) | 多層配線基板 | |
JP4741624B2 (ja) | 配線基板 | |
JP2006292726A (ja) | 検査基板 | |
JP3740374B2 (ja) | 多数個取り配線基板 | |
JP3085616B2 (ja) | 多層配線基板 | |
JP2016092018A (ja) | 配線基板、電子装置および電子モジュール | |
JP2013182909A (ja) | 電子部品搭載用多数個取り基板 | |
JP7237474B2 (ja) | セラミック配線基板およびプローブ基板 | |
JP7033884B2 (ja) | セラミック配線基板およびプローブ基板 | |
JP2011228727A (ja) | 配線基板、並びにその配線基板を備えた電子装置およびプローブカード | |
JP2005217099A (ja) | 多数個取り配線基板 | |
JP2013175659A (ja) | 多数個取り配線基板 | |
JP2013084885A (ja) | プローブカード用配線基板およびそれを用いたプローブカード | |
JP4814750B2 (ja) | 多層配線基板及び電子装置、並びにこれらの製造方法 |