JPS6142415B2 - - Google Patents

Info

Publication number
JPS6142415B2
JPS6142415B2 JP56104811A JP10481181A JPS6142415B2 JP S6142415 B2 JPS6142415 B2 JP S6142415B2 JP 56104811 A JP56104811 A JP 56104811A JP 10481181 A JP10481181 A JP 10481181A JP S6142415 B2 JPS6142415 B2 JP S6142415B2
Authority
JP
Japan
Prior art keywords
silicone resin
integrated circuit
hybrid integrated
epoxy resin
present
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP56104811A
Other languages
English (en)
Other versions
JPS586142A (ja
Inventor
Akira Kazami
Takeo Kondo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Sanyo Electric Co Ltd
Sanyo Denki Co Ltd
Original Assignee
Tokyo Sanyo Electric Co Ltd
Sanyo Denki Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Sanyo Electric Co Ltd, Sanyo Denki Co Ltd filed Critical Tokyo Sanyo Electric Co Ltd
Priority to JP10481181A priority Critical patent/JPS586142A/ja
Publication of JPS586142A publication Critical patent/JPS586142A/ja
Publication of JPS6142415B2 publication Critical patent/JPS6142415B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

【発明の詳細な説明】 本発明は混成集積回路の封止方法に関する。
従来の混成集積回路では第１図に示す如く、混
成集積回路板１上に付着したトランジスタ２や抵
抗体３をシリコン樹脂４を塗布して被覆した後、
全体にエポキシ樹脂粉末を吹き付けて加熱硬化し
たエポキシ樹脂５で封止していた。
斯る混成集積回路ではシリコン樹脂４が表面張
力により球状となり、且つシリコン樹脂４とエポ
キシ樹脂粉末のなじみが悪いために第１図に示す
如くシリコン樹脂４の一部がエポキシ樹脂５より
露出されて密封性が著しく劣化していた。
本発明は斯点に鑑みてなされ、従来の欠点をを
完全に除去した混成集積回路の封止方法を実現す
るものである。以下に第２図乃至第４図を参照し
て本発明の一実施例を詳述する。
本発明の第１の工程は第２図に示す如く、混成
集積回路基板１０の一主面に保護を必要とする回
路素子１１を付着することにある。混成集積回路
基板１０としてはセラミツク等の絶縁基板や放熱
性の良い表面を絶縁処理したアルミニウム基板を
用いる。斯る基板１０の一主面に導体塗料をスク
リーン印刷して形成した導体や、抵抗塗料をスク
リーン印刷して焼成したカーボン抵抗体を設け、
更に導体上にトランジスタやICを固着する。斯
るトランジスタ、IC、あるいはカーボン抵抗体
等の回路素子１１は素子の特性の安定化のために
シリコン樹脂により被覆されて保護される必要が
ある。
本発明の第２の工程は第３図に示す如く、保護
を必要とする回路素子１１上に選択的にシリコン
樹脂１２をスクリーン印刷して付着することにあ
る。
スクリーンは70μφのポリエステル又はナイロ
ンを用いた200メツシユとし、シリコーン樹脂１
２はスクリーン印刷できる限界内で粘度を大きく
選び、第３図に示す如く選択的にスクリーン印刷
して平担で且つその表面に約３μ以上の凹凸を形
成する。
本工程により従来のシリコン樹脂１２の塗布工
程をスクリーン印刷に置換でき同時に選択的付着
を可能とでき、量産性を向上できる。
本発明の第３の工程は第４図に示す如く、全体
にエポキシ樹脂１３の粉末を吹き付けて加熱硬化
させて全体をエポキシ樹脂１３で封止することに
ある。
前工程で設けたシリコン樹脂１２が平担で且つ
凹凸を有する表面であるので、エポキシ樹脂１３
粉末は容易にシリコン樹脂１２表面にも推積し全
体をエポキシ樹脂１３で封止できる。具体的には
本発明に依ればシリコン樹脂１２上に約20μｍ厚
のエポキシ樹脂１３を付着できた。
以上に詳述した如く、本発明に依ればシリコン
樹脂をスクリーン印刷することにより付着された
シリコン樹脂１２表面を平担にし且つ凹凸を形成
するのでエポキシ樹脂１３を全体に付着できる。
この結果完全な封止状態を実現できる有益なもの
である。
【図面の簡単な説明】
第１図は従来例を説明する断面図、第２図乃至
第４図は本発明を説明する断面図である。 １０は混成集積回路基板、１１は回路素子、１
２……シリコン樹脂、１３はエポキシ樹脂であ
る。

Claims (1)

    【特許請求の範囲】
  1. １ 混成集積回路基板上にシリコン樹脂の保護を
    必要とする回路素子を付着した混成集積回路に於
    いて、前記回路素子上に前記シリコン樹脂をスク
    リーン印刷により付着した後全体をエポキシ樹脂
    粉末により封止することを特徴とする混成集積回
    路の封止方法。
JP10481181A 1981-07-03 1981-07-03 混成集積回路の封止方法 Granted JPS586142A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10481181A JPS586142A (ja) 1981-07-03 1981-07-03 混成集積回路の封止方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10481181A JPS586142A (ja) 1981-07-03 1981-07-03 混成集積回路の封止方法

Publications (2)

Publication Number Publication Date
JPS586142A JPS586142A (ja) 1983-01-13
JPS6142415B2 true JPS6142415B2 (ja) 1986-09-20

Family

ID=14390793

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10481181A Granted JPS586142A (ja) 1981-07-03 1981-07-03 混成集積回路の封止方法

Country Status (1)

Country Link
JP (1) JPS586142A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5219795A (en) * 1989-02-07 1993-06-15 Fujitsu Limited Dual in-line packaging and method of producing the same
JPH0821648B2 (ja) * 1989-06-20 1996-03-04 三菱マテリアル株式会社 厚膜技術により形成されたピンレスグリッドアレイ電極構造
DE19729671A1 (de) * 1997-07-11 1999-01-14 Alsthom Cge Alcatel In einem Gehäuse angeordnete elektrische Schaltungsanordnung

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5114045A (en) * 1974-07-25 1976-02-04 Mitsui Shipbuilding Eng Kaitentaino kaitentanichichokusetsushijisochi
JPS5472463A (en) * 1977-11-22 1979-06-09 Fujitsu Ltd Method of trimming function of hybrid integrated circuit
JPS5588359A (en) * 1978-12-27 1980-07-04 Fujitsu Ltd Hybrid ic package
JPS5650546A (en) * 1979-09-29 1981-05-07 Sharp Corp Semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5114045A (en) * 1974-07-25 1976-02-04 Mitsui Shipbuilding Eng Kaitentaino kaitentanichichokusetsushijisochi
JPS5472463A (en) * 1977-11-22 1979-06-09 Fujitsu Ltd Method of trimming function of hybrid integrated circuit
JPS5588359A (en) * 1978-12-27 1980-07-04 Fujitsu Ltd Hybrid ic package
JPS5650546A (en) * 1979-09-29 1981-05-07 Sharp Corp Semiconductor device

Also Published As

Publication number Publication date
JPS586142A (ja) 1983-01-13

Similar Documents

Publication Publication Date Title
US3714709A (en) Method of manufacturing thick-film hybrid integrated circuits
JPS6142415B2 (ja)
JPS6347901A (ja) 電子部品
US5412159A (en) High voltage resistive network circuit board with good potting adhesion
JPH02102563A (ja) 半導体装置とその製法
JPS59202642A (ja) 混成集積回路装置の製造方法
JP2506915Y2 (ja) 混成集積回路モジュ―ル
JPS6020596A (ja) 混成集積回路の製造方法
JPS639994A (ja) 電子回路装置
JPH08162574A (ja) 半導体素子を有する回路装置
JPS54101399A (en) Moisture sensitive element
JPS6344315B2 (ja)
JPS6320082Y2 (ja)
JPS6035201Y2 (ja) キヤツプレス型チツプ抵抗器
JP3784877B2 (ja) 電子回路のコーティング方法
JPH0235791A (ja) 厚膜抵抗体を含む回路装置
JPS5942459B2 (ja) 混成集積回路装置の製造方法
JPH04324991A (ja) 混成集積回路の製造方法
JPS5873125A (ja) 電子部品の粉体塗装方法
JPH0536299Y2 (ja)
GB2074791A (en) Mounting of circuit elements on substrates
JPH01137690A (ja) 電気回路基板
JPS5848494A (ja) 電気回路基板
JPS61180499A (ja) 混成集積回路装置
JPS61276332A (ja) 電子部品のコ−テイング方法