JPS6142137A - 非ネストバイアを有する層状構造物の製造方法 - Google Patents
非ネストバイアを有する層状構造物の製造方法Info
- Publication number
- JPS6142137A JPS6142137A JP16016784A JP16016784A JPS6142137A JP S6142137 A JPS6142137 A JP S6142137A JP 16016784 A JP16016784 A JP 16016784A JP 16016784 A JP16016784 A JP 16016784A JP S6142137 A JPS6142137 A JP S6142137A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- manufacturing
- metal
- etch barrier
- depositing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- ing And Chemical Polishing (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Laminated Bodies (AREA)
- Physical Vapour Deposition (AREA)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16016784A JPS6142137A (ja) | 1984-07-30 | 1984-07-30 | 非ネストバイアを有する層状構造物の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16016784A JPS6142137A (ja) | 1984-07-30 | 1984-07-30 | 非ネストバイアを有する層状構造物の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6142137A true JPS6142137A (ja) | 1986-02-28 |
| JPH0574219B2 JPH0574219B2 (enExample) | 1993-10-18 |
Family
ID=15709300
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16016784A Granted JPS6142137A (ja) | 1984-07-30 | 1984-07-30 | 非ネストバイアを有する層状構造物の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6142137A (enExample) |
-
1984
- 1984-07-30 JP JP16016784A patent/JPS6142137A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0574219B2 (enExample) | 1993-10-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4430365A (en) | Method for forming conductive lines and vias | |
| JPS6057650A (ja) | 積層構造体の形成法 | |
| US4698125A (en) | Method of producing a layered structure | |
| KR100256271B1 (ko) | 반도체 장치의 금속 배선 형성 방법 | |
| JPS6180836A (ja) | 多層配線を有する半導体装置 | |
| JPH0574219B2 (enExample) | ||
| JP2762844B2 (ja) | 半導体装置 | |
| JPS5966125A (ja) | 半導体装置の製造方法 | |
| JPH0680845B2 (ja) | ジョゼフソン素子の作成方法 | |
| JP3114196B2 (ja) | 半導体装置 | |
| JPH0234928A (ja) | 半導体装置の製造方法 | |
| JPH04320049A (ja) | 多層配線構造体およびその製造方法 | |
| JPS58110055A (ja) | 半導体装置 | |
| JPS61208851A (ja) | 半導体装置の製造方法 | |
| JPH0291968A (ja) | メモリ装置の製造方法 | |
| JPH01109749A (ja) | 配線形成方法 | |
| JPS61263180A (ja) | ジヨセフソン接合素子の製造方法 | |
| JPS62286230A (ja) | 薄膜の選択食刻方法 | |
| JPS59163838A (ja) | 半導体装置の製造方法 | |
| JPS5858744A (ja) | 半導体装置の製造方法 | |
| JPS61244078A (ja) | 超伝導線路の作製方法 | |
| JPH02170554A (ja) | 半導体装置及びその製造方法 | |
| JPS59117236A (ja) | 半導体装置 | |
| JPH0462855A (ja) | 半導体装置およびその製造方法 | |
| JPH01162349A (ja) | 半導体装置の製造方法 |